為決定什么須要采用硬件或軟件建置方法，首先必須設(shè)定哪些部分需要軟件。圖3展示數(shù)字預(yù)失真演算法中設(shè)定需要軟件的部分，以期達到圖2所示的三種功能。根據(jù)圖3設(shè)定，不難理解數(shù)字預(yù)失真演算法有97%的時間用在執(zhí)行自動相關(guān)矩陣運算，所以很自然地加速這項過程成為首要任務(wù)。

　　圖2 細分成不同功能區(qū)間的數(shù)字預(yù)失真系統(tǒng)

　　圖3 數(shù)字預(yù)失真處理當中的指定軟件運算作業(yè)之軟件設(shè)定

　　ARM Cortex-A9處理器藉由豐富的運算資源可執(zhí)行更多功能，而這些資源有助提升效能。舉例而言，在硬件處理子系統(tǒng)中，每個ARM Cortex-A9處理器都內(nèi)含一個浮點運算單元和一個NEON多媒體加速器。NEON單元是一個128位元的單一指令多重資料（SIMD）向量協(xié)同處理器，可同時執(zhí)行兩個32×32b乘法指令；由于NEON單元皆用于乘法累積（MAC）運算，因此非常符合自動相關(guān)矩陣運算功能所需。透過NEON模組可運用軟件Intrinsics，這可以在系統(tǒng)組裝時免除編寫低階程式的需求。因此，運用硬件處理子系統(tǒng)中更多的功能，可以比Microblaze等軟件處理器或外接式DSP處理器大幅提升效能。

為提升數(shù)字預(yù)失真效能，設(shè)計人員須進一步利用可編程邏輯將這些功能移到硬件上。然而，由于軟件是以C/C++編寫，工程師需要一些時間將C/C++語言轉(zhuǎn)換成可在可編程邏輯中運用VHDL或Verilog執(zhí)行的硬件。

　　這個問題現(xiàn)在已可藉由各種高階合成（HLS）工具（例如C語言至暫存器轉(zhuǎn)移層級工具，C-to-RTL工具）得以解決。這些工具讓具備C/C++程式經(jīng)驗的程式設(shè)計人員透過現(xiàn)場可編程門陣列（FPGA）擁有硬件能力。業(yè)界高階合成工具可讓軟件和系統(tǒng)設(shè)計人員更容易將C/C++程式碼對應(yīng)到可編程邏輯，讓程式碼得以重用，并提供最佳可攜性和自由設(shè)計空間，最終達成最高生產(chǎn)力。

　　圖4展示運用高階合成工具的典型C/C++設(shè)計流程。這工具的輸出是暫存器轉(zhuǎn)移層級（RTL），可輕松與資料路徑預(yù)失真器或上游制程等既有的硬件設(shè)計進行整合，當然也可連至資料轉(zhuǎn)換器。運用這項工具，演算法可快速轉(zhuǎn)移至硬件，其中這項工具會使用AXI界面連至硬件處理子系統(tǒng)，如圖5所示。

　　圖4 高階合成設(shè)計流程

　　在可編程邏輯中以高時脈執(zhí)行自動相關(guān)矩陣運算演算法，可對效能產(chǎn)生重大的效益，僅針對這項功能而言，其效能增益就可比軟件建置的功能多七十倍，而且僅用完全可編程SoC元件中3%的邏輯。

　　從原來參考的C/C++程式碼進行基本最佳化，并運用ARM Cortex-A9處理器更有效地執(zhí)行運算，結(jié)果顯示僅用軟件進行最佳化所得的效能則比沒有變動的程式碼高出二至三倍。再使用NEON多媒體協(xié)同處理器就能產(chǎn)生更多的效能增益。圖5為自動相關(guān)矩陣運算架構(gòu)。其中針對相關(guān)矩陣運算功能，其整體效能增益比軟件建置的功能多七十倍。

　　SoC FPGA提升蜂巢網(wǎng)絡(luò)設(shè)備整合度" src="http://www.elecfans.com/uploads/allimg/13