簡(jiǎn)介

• 1,100 DMIPS @ 550MHz 處理器；利用帶有2個(gè)處理器的單個(gè) FPGA 實(shí)現(xiàn)了 2,200 DMIPS 的性能
• 新的5 x 2、128位縱橫交換機(jī)實(shí)現(xiàn)了延遲最小化和點(diǎn)到點(diǎn)連接功能
• 同步存儲(chǔ)器總線和處理器本地總線（PLB）接入實(shí)現(xiàn)了吞吐量最大化
• 集成式 DMA 通道、PLB 接口和專(zhuān)用存儲(chǔ)器接口實(shí)現(xiàn)了邏輯資源利用最小化
• 輔助處理器單元（APU）控制器讓硬件加速器整合變得很輕松

圖1

PowerPC 440 處理器嵌入式模塊。

深入探討

整合了高速邏輯和軟件靈活性

• 根據(jù)您的要求定制嵌入式系統(tǒng)設(shè)計(jì)
• 利用內(nèi)置式 PowerPC 440 處理器模塊設(shè)計(jì)片上系統(tǒng)功能和實(shí)時(shí)處理功能
• 利用 MicroBlaze™ 軟處理器在全部 Virtex-5 FPGA 內(nèi)有效地實(shí)現(xiàn)控制功能

實(shí)現(xiàn)最高吞吐量

• 獲取到 TEMAC、PCIe 模塊和 FPGA 邏輯的、無(wú)阻塞流水線點(diǎn)到點(diǎn)訪問(wèn)入口
• 利用每周期最高可以傳輸128位數(shù)據(jù)的專(zhuān)用存儲(chǔ)器接口端口卸載 PLB
• 利用高度流水線化的發(fā)射和接收分散集中 DMA 通道實(shí)現(xiàn)數(shù)據(jù)傳輸速率的最大化
• 通過(guò)用戶(hù)可選的端口優(yōu)先化和工作頻率來(lái)優(yōu)化系統(tǒng)性能

提升系統(tǒng)性能

• 卸載 CPU 密集型操作，如視頻處理、3D 數(shù)據(jù)處理和浮點(diǎn)數(shù)學(xué)運(yùn)算
• 利用 APU 控制器在 FPGA 邏輯內(nèi)創(chuàng)建定制協(xié)處理器
• 優(yōu)化硬件/軟件分區(qū)，從而實(shí)現(xiàn) FPGA 利用率的最大化和硬件成本的最小化
• 利用 IEEE 754 兼容浮點(diǎn)單元選項(xiàng)實(shí)現(xiàn)雙/單精度算術(shù)運(yùn)算

簡(jiǎn)化嵌入式開(kāi)發(fā)，推進(jìn)創(chuàng)新

• 利用獲獎(jiǎng)的 Platform Studio 工具套件加快處理設(shè)計(jì)
• 利用設(shè)計(jì)向?qū)А⒖啥ㄖ?IP 和集成式 HW/SW 套件提高生產(chǎn)率
• 利用 Eclipse SDK 和 ChipScope™ Pro 集成式總線分析器簡(jiǎn)化系統(tǒng)級(jí)調(diào)試
• 行業(yè)領(lǐng)導(dǎo)廠商提供的大量的在實(shí)時(shí) O/S、設(shè)計(jì)、調(diào)試和跟蹤技術(shù)方面的ecosystem 支持
• 利用快速啟動(dòng)在嵌入式設(shè)計(jì)的最關(guān)鍵的項(xiàng)目階段為您的隊(duì)伍提供專(zhuān)家級(jí)建議和培訓(xùn)

圖2

PowerPC 440 處理器系統(tǒng)設(shè)計(jì)實(shí)例。