802.11b中卷積碼和Viterbi譯碼的FPGA設(shè)計(jì)實(shí)現(xiàn)
作者：
時(shí)間：2017-06-05
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
卷積碼是一種重要的信道糾錯(cuò)編碼方式,其糾錯(cuò)性能通常優(yōu)于分組碼,目前（2,1,6）卷積碼已廣泛應(yīng)用于無(wú)線(xiàn)通信系統(tǒng)中,Viterbi譯碼算法能最大限度地發(fā)揮卷積碼的糾錯(cuò)性能。闡述了802.11b中卷積碼的編碼及其Viterbi譯碼方法,給出了編譯碼器的設(shè)計(jì)方法,并利用Verilog HDL硬件描述語(yǔ)言完成編譯碼器的FPGA實(shí)現(xiàn)。使用邏輯分析儀,在EP2C5T144C8芯片上完成了編譯碼器的硬件調(diào)試。
802_11b中卷積碼和Viterbi譯碼的FPGA設(shè)計(jì)實(shí)現(xiàn).pdf
評(píng)論