3.4.4峰值采樣

峰值采樣是數字存儲示波器的重要技術之一，它主要用來捕捉信號波形的毛刺以及實現波形的包絡顯示。如果我們使用模擬示波器來觀察如圖3-19所示的失真正弦波，那么只有當毛刺是重復性并且與主信號同步時，我們才有可能看到這個毛刺。但由于毛刺常常是源于其他的電路系統(tǒng)，所以這些毛刺信號往往是隨機而且與主信號不同步的。

數字存儲示波器要想準確的捕捉到毛刺，其中一個有效的方法就是提高采樣率，減少采樣點之間的時間間隔，使得采樣點能夠落在隨機出現的毛刺上。但一味追求高采樣率隨之而來的問題就是存儲空間的不夠用，從而導致捕獲時間的減少。例如，峰值采樣的典型應用是觀察某些電路故障的長時間記錄，從中尋找毛刺或其他不規(guī)則現象。如果我們只有5K的存儲深度，當采樣率為50MHz時可以進行的最長捕獲時間為100μS，而當采樣率提高到1GHz時，最長捕獲時間則縮短為5μS.所以，提高采樣率與有限的存儲深度之間存在著矛盾。解決這一矛盾的方法就是峰值采樣。

采用峰值采樣時，示波器始終以最高的采樣率采樣，在每個取樣間隔中捕獲信號波形的最大和最小值，并由正負峰值檢測器將信號的最大、最小值暫時存儲起來。當示波器要顯示采樣點的時候，示波器就用捕獲的信號的最大最小值來代替原來的采樣點數值，并將該峰值檢測器清零。因此，峰值采樣能夠幫助我們發(fā)現由于取樣間隔過寬而丟失的毛刺信號。

示波器上的峰值檢測分為硬件（模擬）峰值檢測器和數字式峰值檢測器。模擬峰值檢測器是一個專門的硬件電路，它以電容上電壓的形式存儲信號的峰值。這種的缺點是速度比較慢，它通常只能存儲寬度大于幾個微秒且具有相當幅度的毛刺。數字式峰值檢測器是圍繞AD而構成的，這時AD將以可能的最高采樣速率連續(xù)的對信號進行采樣，然后將峰值存儲在一個專用的存儲器中，當要顯示采樣點的時候，存儲的峰值就作為該時刻的采樣值來使用。數字式峰值檢測器的優(yōu)點是其速度和數字化過程的速度一樣快。

本項目中，我們采用了數字式峰值檢測方式。系統(tǒng)框圖如圖3-20.

在實際電路設計中，由于受FPGA速度的影響，AD的采樣率不能設置為最高的100MHz，而是采用固定的10MHz.如圖所示，調理通道出來的模擬信號經A/D采樣后并不像普通采樣那樣直接進入FIFO，而是先經過峰值檢測模塊篩選出最大最小值后，再將最大最小值存入FIFO.寫FIFO的時鐘由時基檔位決定。這樣將AD采樣時鐘和寫FIFO時鐘區(qū)分開來，使得在低時基檔位下同樣能夠捕捉到信號的毛刺。峰值檢測模塊的功能框圖如圖3-21.

由圖可知，整個峰值檢測模塊主要由兩個比較器，兩個寄存器，最大最小值選擇器以及控制電路組成。從AD送來的數據首先進入最大最小值寄存器，作為比較的初值，再與后面送進來的數據相比較。比較過程中的最大最小值再分別存入最大最小值寄存器。比較完一組數據后，控制電路連續(xù)發(fā)出兩個FIFO寫脈沖，將這組存儲在最大最小值寄存器里的數據寫入FIFO.當寫FIFO結束以后，控制電路緊接著再發(fā)出一個CP脈沖，將下一組的第一個數據寫入最大最小值寄存器，作為第二組比較的初值。峰值檢測電路的時序仿真如圖3-22.

其中的peak_sel信號為峰值功能選擇信號，當peak_sel為高電平時，峰值功能被選中。base_out和p_clk分別為采樣脈沖和比較脈沖，它們同為10MHz.即從AD進來一個數據就馬上進行比較，比較結果作為最大最小值寄存器的鎖存信號。從圖3-19可以看到，AD數據同時送入比較器和寄存器，這就保證了當比較結果為真時，數據就會立即被寫入寄存器。wclk信號為FIFO寫時鐘，它的電路要求是必須在前一組最后一個數據采進來之后，后一組第一個數據采進來之前，完成兩次寫FIFO的操作。MaxMin_sel信號為最大最小值選擇信號，當它為低電平時，最大值寫入FIFO；當它為高電平時，最小值寫入FIFO.

由于峰值檢測是以一組采樣點中最大最小值的形式存儲一個事件的幅值數據，所以事件的定時分辨率是無法知道的，它只能以峰值檢測間隔的分辨率來顯示檢測到的事件。例如，示波器的AD以1GSPS（1ns間隔）采樣，而峰值檢測的采速為10MSPS（100ns間隔），快速事件將以100ns分辨率進行顯示，而不是以AD采樣的1ns.從AD來說，100ns之間有100個采樣點，如果100個采樣點中不止一個快速事件，而示波器也只能捕捉到這些事件中的最大值和最小值。

3.5 SCAN方式下的數據采集

當示波器的時基檔打到某一檔位的時候，示波器開始使用SCAN方式（即掃描方式）來顯示波形。掃描方式主要用來觀測低頻信號和變化緩慢的信號。工作在掃描方式下的示波器就像一臺圖像記錄儀，記錄筆在屏幕右端，紙由左向右移動。當掃完一屏后，在顯示新波形的同時刪除舊波形數據，新波形與舊波形之間有一格的空白區(qū)來加以區(qū)分。由于掃描方式主要是用來觀測低頻信號和變化緩慢的信號，所以如果采用通常的觸發(fā)方式來顯示波形的話，觸發(fā)條件會很難滿足，故示波器工作在掃描方式下時不考慮觸發(fā)信號。

本項目中，我們設計當時基檔打在100ms/div和更高的檔位時采用掃描方式。具體的實現流程如圖3-23.

從圖中我們可以看到掃描功能主要由index0，index1，index2三個計數器來完成。其中，index0中的計數值表示最新顯示數據距顯示屏左端的距離，它的范圍為0～249；index1中的計數值表示波形沒掃完一屏時距顯示屏左端的距離，范圍為1～250；index2中的計數值表示要清除的舊波形距顯示屏左端的距離，范圍為0～249.它的具體實現過程是：首先初始化，將index0，index1，index2設置為0，然后判斷是否設置為掃描模式。當確認為掃描模式后，判斷FIFO里是否采集夠100個點。采滿100個點后，將這100個數據存入相應的存儲空間，并使index0，index1開始計數。當index1計數到225的時候，也就是新波形數據已經掃描完第九格時，index2開始計數，即開始清除顯示屏最左端第一列的最老數據，這樣保證了新波形與舊波形之間有一格的空白顯示區(qū)。當掃描完一屏后，即index1計數到250的時，其值不再變化，保持250不變。注意，在掃描模式下不考慮觸發(fā)信號，AD不停的采樣，一次性寫入FIFO 100個點。顯示時讀出這100個點，從中選出最大值和最小值，再與前面最近的點比較，選出最終的最大最小值，顯示在同一坐標軸上。每顯示和清除一列波形，屏幕刷新一次。

3.6時基電路的實現

時基電路是數字存儲示波器的重要組成部分，它的作用主要是提供AD的采樣時鐘和FIFO的寫時鐘。它的電路實現如圖3-24.

圖中fp0為源時鐘，它是由外部晶振提供的標準100MHz頻率信號。進來的100MHz頻率信號經過由四個74390和兩個T觸發(fā)器構成的二分頻、四分頻器組成的分頻網絡，按照1、2、5步進的方法產生所需要的AD采樣頻率和FIFO寫時鐘。在示波表的控制面板上有一個時基控制按鈕sec/div，不同的時基檔位下對應著不同的采樣頻率。每選擇不同的時基檔位時，圖中的base_sel[5..0]信號即時鐘選擇信號就會輸出不同的值以選擇與檔位相應的采樣時鐘。具體的時基檔位與采樣時鐘以及每個檔位下存儲深度的對應關系如表3-3.另外，從圖中我們還可以看到有兩個由peak_sel作為選擇信號的選擇電路。這主要是用來實現在峰值檢測時特殊的寫FIFO時鐘和固定AD采樣頻率為10MHz.（請參考3.4.4節(jié)）