FPGA外圍電路集成運(yùn)算放大器實(shí)用電路分析(二)
今天我們更新FPGA外圍電路集成運(yùn)算放大器的第二部分
本文引用地址:http://m.ptau.cn/article/201703/345526.htm1.5 加減運(yùn)算電路

5.jpg906x336 35.4 KB

1.6積分運(yùn)算電路

在使用積分器時(shí),為了防止低頻信號增益過高,常在電容上并聯(lián)一個(gè)電阻,如下圖所示

1.7微分運(yùn)算電路

實(shí)用微分電路如下圖所示,其中R1用以限制輸入電流;穩(wěn)壓二極管用以限制輸出電壓;C1用以
提高電路的穩(wěn)定性。

1.8壓控電壓源二階低通濾波器
壓控電壓源二階低通濾波器如下圖所示

1.9壓控電壓源二階高通濾波器
壓控電壓源二階高通濾波器如下圖所示

評論