系統(tǒng)時鐘和定時器;MPLL和定時器
1系統(tǒng)時鐘
(1) FCLK:用于CPU核
(2 )開發(fā)板時鐘頻率為12 MHZ,通過PLL提高系統(tǒng)時鐘:MPLL和UPLL(S3C2440);UPLL用于USB設(shè)備,MPLL用于FCLK、HCLK、PLCK
(3 )上電→FCLK=Fin(外部輸入時鐘)→設(shè)置MPLL(Lock Time:長短由寄存器LOCKTIME設(shè)定)→新的時鐘輸出正常
(4)幾個重要寄存器
2 PWM定時器
(2)PLCK→2個8位預(yù)分頻器(定時器0、1共用第一個定時器2、3、4共用第二個;輸出2分頻,4分頻,8分頻,16分頻或者外部時鐘TCLK0/TCLK1)
TCFG0:經(jīng)過分頻器出來的時鐘頻率:PLCK/(TCFG0[7:0]或TCFG0[15:8]+1)
TCFG1設(shè)定相應(yīng)定時器為經(jīng)過分頻器出來的時鐘頻率的幾分頻
定時器工作頻率= PLCK/(TCFG0[7:0]或TCFG0[15:8]+1)/幾分頻
(3)TCMPn=TCMPBn,TCNTn=TCNTBn→while(TCNTn==TCMPn)
3 WATCHDOG定時器
(1)PLCK→2個8位預(yù)分頻器(輸出16分頻,32分頻,64分頻,128分頻或者外部時鐘TCLK0/TCLK1)
(2)WATDOG定時器工作頻率=PCLK/(WTCON[15:8]+1)/幾分頻
(3)在啟動WATDOG定時器前,必須往這個寄存器定入初始計數(shù)值
4:MPLL和定時器操作實驗:完整代碼:timer.tar.gz
(1)
#define S3C2410_MPLL_200MHZ
#define S3C2440_MPLL_200MHZ
void clock_init(void)
{
__asm__(
}
(2)
void memsetup(void)
{
p[9]
void timer0_init(void)
{
}
(4)定時器中斷使能
void init_irq(void)
{
}
評論