為PCB(印刷電路板)上的芯片提供電能不再是一種簡單的工作。過去，通過細走線將IC連接到電源和地就行了，這些走線占不了多少空間。當芯片速度升高時，就要用低阻抗電源為它們供電，如用PCB上的一個電源層。有時候，只需要用四層電路板上的一個電源層和一個地層，就可以解決大多數(shù)電源完整性問題。除了電源層以外，還可以為每只IC去耦，以解決設計中繁瑣的電源問題。

　　不過，現(xiàn)在的PCB空間(還有成本與你的日程)都很緊張，這些問題也帶來了對電源的影響。Mentor Graphics公司的仿真與模擬系列產品高級總監(jiān)Dave Kohlmeier稱：“消費設備與便攜設備都在為節(jié)省成本而使用更少的PCB層，但它們上面的IC卻需要更多的電壓等級?！边@些問題不僅影響著便攜產品，工業(yè)產品也有空間約束(圖1)。一個現(xiàn)代蜂窩基站的電路要裝在天線上的一個小盒子里，而天線通常位于建筑內的19英寸機架中。

　　在大批量的消費產品與汽車產品中，成本是關鍵因素。在PCB上放一堆可能不需要的電容，肯定是不可接受的。為獲得成功，設計周期會縮短到以周以月計，而不是年?，F(xiàn)在，不可能只為了修補和優(yōu)化電源層和地層而花時間去重做一遍PCB板。

　　為現(xiàn)代電子產品設計電源系統(tǒng)是一個令人畏懼的挑戰(zhàn)。DDR存儲器工作在1600Mbps，并很快就會運行到四重模式的2200Mbps。更糟糕的是，它是一種單端輸出，意味著你的電源系統(tǒng)必須應對電源電流的突發(fā)性挑戰(zhàn)。器件中的數(shù)字門可能同時都在開關，電源完整性工程師將這種特性描述為同步開關噪聲。串行通信有著困難的電源需求。802.3ba以太網標準要求的數(shù)據(jù)速率為40Gbps和100Gbps(參考文獻1)。

　　現(xiàn)代數(shù)字芯片的運行電壓低于1V，這意味著，即使毫伏級的噪聲也會造成與數(shù)據(jù)相關的問題。多只芯片會從統(tǒng)計上增加和造成電源下降或過壓問題。你的系統(tǒng)可能數(shù)周甚至數(shù)月都運行正常，而某個時刻所有數(shù)字電路的同時開關卻造成系統(tǒng)的重啟。這些電源完整性問題都難于查出。系統(tǒng)中單只芯片的電源完整性問題可能影響系統(tǒng)的其它芯片，從而導致重啟。美國國家半導體公司的模擬應用工程師Paul Grohe指出：“即使納秒級的電力損失也會使系統(tǒng)不可靠?！盇nsys公司信號完整性產品經理Steve Patel稱，設計可靠性的關鍵在于盡可能減小電源噪聲，意味著數(shù)字系統(tǒng)工程師必須懂得模擬甚至RF的設計概念。

　　電源系統(tǒng)工程師知道，電源系統(tǒng)必須有低的阻抗(圖2)，而模擬工程師的概念是，模擬IC電源腳上的噪聲越小越好。與數(shù)字芯片不同，模擬芯片不存在噪聲閾值。PSRR(電源抑制比)規(guī)格說明了有多少電源噪聲會滲入到器件的輸出腳。數(shù)字系統(tǒng)工程師現(xiàn)在也必須應付相同的電源噪聲問題(見附文“請換個人跟我談”)。

　　Sigrity公司產品營銷經理Brad Brim說，為芯片提供電能的電源分配網絡需要有低的等效電感：對內核電壓為0.01nH，對I/O電源為1nH。他指出，電源層會將噪聲耦合到信號中。某些情況下，布放在兩個地層之間的一根信號線有15mV的噪聲。當布局人員在電源層和地層之間布放相同信號時，它的噪聲達45mV。

　　電源完整性工具可以對設計做出一種決定性的優(yōu)化。當你做布局優(yōu)化時，不能使用經驗性的去耦方法。Ansys公司的Patel稱，軟件能幫助你決定電容的數(shù)量、類型以及成本。這些工具還能告訴你改變各層之間距離的效果。例如，TechDream公司總裁兼創(chuàng)始人Yoshi Fukawa稱，NEC公司的PI(電源完整性)Stream能通過增加或移動電容，改變容值和層的形狀，以及改變電源層與地層之間的距離，幫助你獲得自己的阻抗目標。

　　Mentor公司的Kohlmeier認為：“你可以用CAD文件做假設分析的實驗。這比硬件重試要快得多。這就是虛擬原型的價值。”因此，仿真軟件的使用就很重要，這樣可以在設計階段的早期做出關鍵性的決策。改變電容位置、電容數(shù)量以及其它變量也許不會影響到其它部門，但為了提高層間電容而減少層間距離，則會影響整個設計團隊(圖3)。Sanmina-SCI有專利的現(xiàn)代制造方法，可以設計出4mil介電質的層間厚度，增加了層間的電容。

　　解決問題的方法

　　Kohlmeier表示，電源完整性仿真要比很多工程師的預期更加困難，因為必須考慮每只電容、連接過孔，以及功率層的結構。他指出，連接兩個層面的過孔會降低供電網絡的阻抗，因此它和電容一樣重要。與電源完整性不同，信號完整性一般會涉及一些走線，用示波器就可以在時域中測量信號完整性。使用Port 1至Port 1的Z11阻抗曲線，對電源完整性的仿真可以得到頻域的阻抗。要了解一個功率層的阻抗問題，需要一臺VNA(矢量網絡分析儀)，它很難使用。仿真是測量的補充，而不是替代，它們能在制造前就提供出有關PCB性能的重要信息 。Sigrity公司的Brim稱：“無論你的仿真軟件有多快，也快不過一次測量?！辈贿^他指出，你得有一塊已制造好的PCB才能做快速測量。

　　你必須相信IC設計者已完成的工作，相信所使用的芯片沒有電源完整性問題。Ansys公司的Patel稱，“IC及其打線都不是電源完整性的關鍵，”因為IC電源管腳與打線都是并聯(lián)的(圖4)。Mentor Graphics公司HyperLynx的工程總監(jiān)Steve Kaufer就認為，那些缺乏避免電源完整性和信號完整性問題的技術知識的布局工程師們，則經常是問題的根源。

　　電源完整性軟件能幫助你解決直流和交流問題，另外電源層與地層之間的空穴都是RF波導。為處理直流問題，必須確保PCB層可以承載需要提供的電流量。為處理交流問題，必須確保電源系統(tǒng)可以為現(xiàn)代芯片提供所需的快速變化電流。最后，注意波導的行為可能是非直觀的。RF問題在防備EMI(電磁干擾)問題時很重要，它會使你的電路板無法通過FCC(聯(lián)邦通信委員會)的認證。如果設計采用了大的板面，則使用仿真就很重要，大板面會產生諧振。如果你的板面會從層間空腔發(fā)射出RF，則用適當?shù)能浖抡婵梢詭椭鶨MI工程師解決這類問題。糾正方法可以是圍繞電路板邊緣布放電容。Sun Microsystems公司有一個專利6727780，它使用與電容串聯(lián)的電阻，這樣RF能量就能在電路板邊緣被吸收，而不會反射回結構內。