国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > DSP+FPGA實時信號處理系統(tǒng)

DSP+FPGA實時信號處理系統(tǒng)

作者: 時間:2010-11-11 來源:網(wǎng)絡 收藏

摘要:簡要敘述了常用的信號的類型與處理機結構,介紹了正逐步得到廣泛應用的DSP+FPGA處理機結構,在此基礎上提出了一種處理的線性流水陣列,并舉例說明了該結構的具體實現(xiàn),最后分析說明了此結構的優(yōu)越性。 關鍵詞:處理 處理機結構 線性流水陣列 要求必須具有處理大數(shù)據(jù)量的能力,以保證系統(tǒng)的實時性;其次對系統(tǒng)的體積、功耗、穩(wěn)定性等也有較嚴格的要求。實時信號處理算法中經(jīng)常用到對圖象的求和、求差運算,二維梯度運算,圖象分割及區(qū)域特征提取等不同層次、不同種類的處理。其中有的運算本身結構比較簡單,但是數(shù)據(jù)量大,計算速度要求高;有些處理對速度并沒有特殊的要求,但計算方式和控制結構比較復雜,難以用純硬件實現(xiàn)。因此,實時信號是對運算速度要求高、運算種類多的綜合性信息處理系統(tǒng)。

本文引用地址:http://m.ptau.cn/article/191484.htm


1 信號處理系統(tǒng)的類型與常用處理機結構


根據(jù)信號處理系統(tǒng)在構成、處理能力以及計算問題到硬件結構映射方法的不同,將現(xiàn)代信號處理系統(tǒng)分為三大類:


·指令集結構(ISA)系統(tǒng)。在由各種微處理器、DSP處理器或專用指令集處理器等組成的信號處理系統(tǒng)中,都需要通過系統(tǒng)中的處理器所提供的指令系統(tǒng)(或微代碼)來描述各種算法,并在指令部件的控制下完成對各種可計算問題的求解。


·硬連線結構系統(tǒng)。主要是指由專用集成電路(ASIC)構成的系統(tǒng),其基本特征是功能固定、通常用于完成特定的算法,這種系統(tǒng)適合于實現(xiàn)功能固定和數(shù)據(jù)結構明確的計算問題。不足之處主要在于:設計周期長、成本高,且沒有可編程性,可擴展性差。


·可重構系統(tǒng)?;咎卣魇窍到y(tǒng)中有一個或多個可重構器件(如FPGA),可重構處理器之間或可重構處理器與ISA結構處理器之間通過互連結構構成一個完整的計算系統(tǒng)。


從系統(tǒng)信號處理系統(tǒng)的構成方式來看,常用的處理機結構有下面幾種:單指令流單數(shù)據(jù)流(SISD)、單指令流多數(shù)據(jù)流(SIMD)、多指令流多數(shù)據(jù)流(MIMD)。


·SISD結構通常由一個處理器和一個存貯器組成,它通過執(zhí)行單一的指令流對單一的數(shù)據(jù)流進行操作,指令按順序讀取,數(shù)據(jù)在每一時刻也只能讀取一個。弱點是單片處理器處理能力有限,同時,這種結構也沒有發(fā)揮數(shù)據(jù)處理中的并行性潛力,所以在實時系統(tǒng)或高速系統(tǒng)中,很少采用SISD結構。


· SIMD結構系統(tǒng)由一個控制器、多個處理器、多個存貯模塊和一個互連網(wǎng)絡組成。所有“活動的”處理器在同一時刻執(zhí)行同一條指令,但每個處理器執(zhí)行這條指令時所用的數(shù)據(jù)是從它本身的存儲模塊中讀取的。對操作種類多的算法,當要求存取全局數(shù)據(jù)或對于不同的數(shù)據(jù)要求做不同的處理時,它是無法獨立勝任的。另外,SIMD 一般都要求有較多的處理單元和極高的I/O吞吐率,如果系統(tǒng)中沒有足夠多的適合SIMD 處理的任務,采用SIMD 是不合算的。


· MIMD結構就是通常所指的多處理機,典型的MIMD系統(tǒng)由多臺處理機、多個存儲模塊和一個互連網(wǎng)絡組成,每臺處理機執(zhí)行自己的指令,操作數(shù)也是各取各的。MIMD結構中每個處理器都可以單獨編程,因而這種結構的可編程能力是最強的。但由于要用大量的硬件資源解決可編程問題,硬件利用率不高。


2 DSP+ASIC結構


隨著大規(guī)模可編程器件的發(fā)展,采用DSP+ASIC結構的信號處理系統(tǒng)顯示出了其優(yōu)越性,正逐步得到重視。與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優(yōu)勢,而且在大批量應用時,可降低成本。


現(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎上發(fā)展出來的,它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比,其優(yōu)點主要在于它有很強的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對電路的修改和維護很方便。目前,FPGA的容量已經(jīng)跨過了百萬門級,使得FPGA成為解決系統(tǒng)級設計的重要選擇方案之一。


DSP+FPGA結構最大的特點是結構靈活,有較強的通用性,適于模塊化設計,從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護和擴展,適合于實時信號處理。


實時信號處理系統(tǒng)中,低層的信號預處理算法處理的數(shù)據(jù)量大,對處理速度的要求高,但運算結構相對比較簡單,適于用FPGA進行硬件實現(xiàn),這樣能同時兼顧速度及靈活性。高層處理算法的特點是所處理的數(shù)據(jù)量較低層算法少,但算法的控制結構復雜,適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現(xiàn)。


上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉