基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)
加入技術(shù)交流群
2．4 波形選擇模塊的設(shè)計(jì)
該模塊根據(jù)DDS控制模塊的輸出控制信號(hào)決定選擇哪一種波形輸出，關(guān)鍵代碼如下。
2．5 DDS頂層設(shè)計(jì)
頂層設(shè)計(jì)將前面實(shí)現(xiàn)的各功能模塊作為底層元件例化調(diào)用，完成整個(gè)DDS IP核設(shè)計(jì)。對(duì)DDS IP核進(jìn)行驗(yàn)證后，利用SOPC Builder的組件編輯器對(duì)其進(jìn)行自定義組件的開發(fā)，為后續(xù)SOPC硬件系統(tǒng)的搭建奠定基礎(chǔ)。
2．6 DDS IP的仿真測試及自定義組件的生成
Altera公司的Quartus II軟件具有嵌入式邏輯分析儀SignalTap II，它提供了一種對(duì)器件進(jìn)行實(shí)時(shí)測試的手段。SignalTapII嵌入式邏輯分析儀可以隨設(shè)計(jì)文件一起下載到目標(biāo)芯片中，用以捕捉目標(biāo)芯片中設(shè)計(jì)者感興趣的信號(hào)節(jié)點(diǎn)處的信息，而不影響芯片的正常工作。
SignalTapII將測得的樣本信號(hào)暫存于目標(biāo)器件的片內(nèi)RAM中，然后通過器件的JTAG端口和編程線將采得的信息傳出，送入計(jì)算機(jī)進(jìn)行分析。圖4是采用SignalTapII嵌入式邏輯分析儀的仿真測試結(jié)果。
由于SOPC的開發(fā)是以組件(IP核)為基礎(chǔ)的，為了將前面設(shè)計(jì)的DDS IP核掛到Avalon總線上，將其封裝成為SOPCBuilder自定義的組件，如圖5所示。這樣，在SOPC硬件系統(tǒng)開發(fā)中，DDS IP就如同SOPC Builder里的標(biāo)準(zhǔn)組件一樣，可以被集成到具體的應(yīng)用系統(tǒng)中。
評(píng)論