C代碼轉換到HDL

采用C到HDL的轉換工具將C代碼轉換到HDL加速器是一種創(chuàng)建硬件協(xié)處理器的高效方法。圖2所示以及下面詳述的步驟總結了C到HDL轉換的過程：

圖2：C-HDL設計流程

1. 使用標準C工具實現應用程序或算法。開發(fā)一種軟件測試向量(test bench)用于基線性能和正確性(主機或臺式電腦仿真)測試。使用一種編譯器(例如gprof)來開始確定關鍵的函數。

2. 確定是否浮點到定點轉換適當。使用庫或宏來輔助這種轉換，使用一個基線測試向量來分析性能和準確性。使用編譯器來重新評估關鍵函數。

3. 使用C到HDL轉換工具(如Impulse C)，在每個關鍵功能上重復，以實現：將算法分割成并行的進程;創(chuàng)建硬件/軟件進程接口(流、共享存儲器、信號);對關鍵的代碼段(例如內部代碼循環(huán))進行自動優(yōu)化和并行化;使用桌面電腦仿真、周期準確的C仿真以及實際的在系統(tǒng)測試對得到的并行算法進行測試和驗證。

4. 使用C到HDL轉換工具將關鍵的代碼段轉換到HDL協(xié)處理器。

5. 將協(xié)處理器連接到APU接口用于最終的測試。

Impulse：C到HDL轉換工具

如圖3所示的Impulse C通過結合使用C兼容庫函數與Impulse CoDeveloper C代碼到硬件的編譯器，使嵌入式系統(tǒng)設計工程師能創(chuàng)建高度并行的、FPGA加速的應用。Impulse C通過使用定義完好的數據通信、消息傳遞和同步處理機制，簡化了硬件/軟件混合應用設計。Impulse C提供了C代碼(例如循環(huán)流水線處理、展開和運算符調度)的自動優(yōu)化以及交互式工具，允許你對每個周期的硬件行為進行分析。

圖3. Impulse C

Impulse C設計用于面向數據流的應用，但是它也具有足夠的靈活性來支持其他的編程模型，包括使用共享存儲器。這一點很重要，因為基于FPGA不同的應用具有不同的性能和數據要求。在一些應用中，通過塊存儲器讀和寫在嵌入式處理器和FPGA之間轉移數據是有意義的;在其它的情況下，流傳數通信信道可能提供更高的性能?？梢钥焖俳?、編譯和評估可選的算法的能力對于實現某個應用最佳的結果來說，非常重要。

到目前為止，Impulse C庫包含以新數據類型和預定義的函數調用形式的最少C語言擴展。使用Impulse C函數調用，你可以定義多個并行程序段(調用進程)，并使用流、信號和其他機制描述它們的互連。Impulse C編譯器將這些C語言進程轉換并優(yōu)化成：可以綜合到FPGA的較低級HDL，或可以通過廣泛存在的C交叉編譯器編譯到支持的微處理器上標準C(帶相關的庫調用)。

完整的CoDeveloper開發(fā)環(huán)境包括與標準C編譯器和調試器(包括微軟公司的Visual Studio和GCC/GDB)兼容的臺式電腦仿真庫。使用這些庫，Impulse C程序設計工程師能編譯和執(zhí)行他們用于算法驗證和調試目的的應用程序。C程序設計工程師還能檢驗并行進程，分析數據移動，并利用CoDeveloper Application Monitor解決進程到進程的通信問題。

在編譯時，Impulse C應用的輸出是一組硬件和軟件源文件，用于輸入到FPGA綜合工具。這些文件包括：

1. 用于描述編譯硬件進程的自動產生的HDL文件;

2. 用于描述連接硬件進程到系統(tǒng)總線所需的流、信號和存儲器組件的自動產生的HDL文件;

3. 自動產生的軟件組件(包括運行時間庫)用于建立任何硬件/軟件流連接的軟件端;

4. 附加文件，包括腳本文件，用于輸入產生的應用程序到目標FPGA布局布線環(huán)境。這種編譯進程的結果是一個完整的應用，包括需要的硬件/軟件接口，用于在基于FPGA的編程平臺上實現。