可重構(gòu)系統(tǒng)功耗相關(guān)的硬件任務調(diào)度算法
加入技術(shù)交流群
可重構(gòu)系統(tǒng)是指以軟件改變硬件結(jié)構(gòu)以實現(xiàn)具體應用的計算平臺，一般由非柔性但可編程的處理器和柔性的以程序控制重構(gòu)的數(shù)字邏輯器件構(gòu)成。目前國內(nèi)外的可重構(gòu)系統(tǒng)研究中，采用的可重構(gòu)硬件主要是現(xiàn)場可編程門陣列(Field Programming Gate Array，F(xiàn)PGA)。可重構(gòu)系統(tǒng)非常適合于那些對功耗有嚴格要求或者計算密集的應用，因為此類應用在FPGA上實現(xiàn)的功耗要大大低于在處理器上實現(xiàn)的功耗。將在FPGA上運行的任務視為“硬件任務”納入實時操作系統(tǒng)(Real-time Operating Sys-tem，RTOS)的統(tǒng)一管理范圍，可簡化系統(tǒng)的設計與管理。因此，需要在傳統(tǒng)的RTOS中引入硬件任務管理器，實現(xiàn)硬件任務的管理和調(diào)度。
目前，該研究已經(jīng)取得了一定進展。如在參考文獻[1]中提出的商用可重構(gòu)系統(tǒng)OS4RS，包含的主要功能有任務的創(chuàng)建／銷毀、異構(gòu)任務的動態(tài)遷移、任務之間的相互通信等。支持軟／硬件任務調(diào)試以及允許對操作系統(tǒng)模塊和用戶任務的跟蹤監(jiān)控，是可重構(gòu)硬件操作系統(tǒng)的重要特征。在參考文獻[2]中設計了一種基于軟／硬件統(tǒng)一多任務模型的實時操作系統(tǒng)SHUM-μCOS，實現(xiàn)了統(tǒng)一任務的管理、基于靜態(tài)優(yōu)先級的軟／硬件任務獨立調(diào)度、硬件資源的管理以及軟／硬件任務基于軟件層的通信等機制。
但是大多數(shù)研究者考慮的軟／硬件調(diào)度算法一般難以在現(xiàn)有的FPGA硬件平臺上實現(xiàn)，如參考文獻[2]中FORS算法采用的2D FPGA資源模型。這是因為當前的FPGA技術(shù)只允許所有的任務占用同樣的“高度”，并且上述工作中幾乎沒有將功耗納入考慮范疇。因此，類似在嵌入式微處理器中廣泛采用動態(tài)電壓調(diào)整(DynamicVoltage Scaling，DVS)技術(shù)以降低系統(tǒng)功耗，本文提出了一種動態(tài)調(diào)整FPGA工作頻率的算法，在可重構(gòu)系統(tǒng)的性能需求和功耗需求之間達到平衡，并且可以在當前的FPGA技術(shù)條件下實現(xiàn)。
1 調(diào)度模型
1．1 可重構(gòu)系統(tǒng)體系結(jié)構(gòu)
本文只考慮在當前FPGA技術(shù)條件下的可重構(gòu)系統(tǒng)結(jié)構(gòu)，如圖1所示。FPGA分為動態(tài)和靜態(tài)兩部分。動態(tài)部分包括很多可重構(gòu)模塊(Reconfigurable Modules，RM)，每個硬件任務運行在1個RM上，各個RM占用的FPGA寬度可以不相等，一般由若干同列的CLB(Config-urabIe Logic Block，可重構(gòu)單元)組成。靜態(tài)部分則負責與CPU和RM之間的數(shù)據(jù)交互。
假設FPGA是由很多CLB成陣列排列而成，每1個CLB可以看成1個1×1的單位正方形，1個FPGA則是1個面積為ω×h的長方形。其中ω為長方形的寬度，h為長方形的高度，ω×h為該FPGA包含CLB的總數(shù)(即面積)。圖2所示為1塊5×4的FPGA。在實現(xiàn)中，因為每個RM都使用相同的FPGA高度，即h，所以最小的RM的面積是ωmm×h，其中，ωmin的大小依賴于硬件任務需要使用的CLB的個數(shù)。所以，1塊FPGA上RM最多可以有：
當對1塊FPGA進行配置時，其動態(tài)部分可以劃分成具有不同寬度的RM，從而具有不同CLB需求的多個硬件任務可以同時運行在FPGA上。另外，對其中1個RM進行配置時，對于其他正在運行的部分沒有影響，從而可重配置硬件使得硬件任務以一種真正的動態(tài)多任務方式運行。
1．2 任務定義
①硬件任務：硬件任務是指可重構(gòu)系統(tǒng)中基于FPGA實現(xiàn)的功能模塊。一個硬件任務配置完成后即可開始執(zhí)行，在完成之前一般不會釋放其占用的可重配置資源，即不能被其他硬件任務搶占。
②一個硬件任務可表示為Ti(fi，max，ai,ci,ti,ei，fworking)。其中，fi,max是硬件任務可以運行在RM上的最大時鐘頻率，這個頻率是由每個具體硬件任務設計的時序狀況決定的，所以每個任務的fi,max可能不同。ωi是任務占用的可重構(gòu)硬件的寬度資源，ai表示硬件任務的到達時間,ci表示硬件任務的最后完成時限，ti是硬件任務工作在fi,max時的運行時間。本文中不單獨考慮硬件任務在FPGA上的配置時間，而是把它并入運行時間中一起考慮。e是硬件任務工作在fi,max時的功耗，可由參考文獻[4]建立的功耗模型進行估算。fworking是該任務在運行時FPGA的實際頻率。
在參考文獻[4]中，硬件任務的功耗和硬件的運行頻率直接相關(guān)，因此，可以使用以下2個公式對硬件任務實際的運行時間和功耗進行估算：
其中，f是硬件任務實際的運行頻率。
2 功耗相關(guān)硬件任務調(diào)度算法EEHTS
2．1 硬件任務調(diào)度器設計
目標系統(tǒng)如圖3所示。用戶程序分為2部分，其中軟件任務運行在CPU上，硬件任務運行在FPGA上。本文中只考慮功耗相關(guān)的硬件任務的調(diào)度，目標是將軟／硬件任務統(tǒng)一起來進行考慮，在滿足任務截止時限要求的情況下降低系統(tǒng)的整體功耗，即：
2．2 調(diào)度原則和放置原則
在嵌入式系統(tǒng)中，任務的正確性不但依賴于其功能正確性，而且依賴于其執(zhí)行的及時性，所以確保任務不錯過截止期是最重要的調(diào)度依據(jù)。在滿足任務截止時間的前提下，1個新到達的硬件任務Ti的最遲開始執(zhí)行時間(Last：Starting time，LST)為LST(Ti)=ci-ti，如果Ti在放置時沒有找到合適的位置，調(diào)度器并不立刻拒絕Ti，因為只要在LST(Ti)之前有滿足Ti需求的資源被釋放，那么Ti仍然可以滿足其截止期要求。在EEHTS算法中，需要維護到達任務列表Alist，Alist中保存所有已經(jīng)到達且未能成功分配的任務。已到達列表的任務按照任務的LST增序排列，即按照最早最遲開始時問優(yōu)先(EarliestLast Starting time First，ELST)的原則進行調(diào)度。硬件任務調(diào)度器的核心是進行定位分配，即根據(jù)硬件任務占用FPGA資源大小在FPGA上尋找合適的位置對FPGA進行配置，如參考文獻[5]中提出的MER算法。但是此類算法采用的FPGA面積模型都是2D資源模型，并不能在當前的FPGA技術(shù)條件下實現(xiàn)，所以本文采用類似傳統(tǒng)操作系統(tǒng)管理存儲器資源的方法，即首次適配(FirstFit)算法。在EEHTS算法中，需要維護空白資源列表B，B中保存了所有當前未被使用的FPGA上的空白區(qū)域。放置成功的硬件任務即可開始配置運行，因此在EEHTS算法中需要維護正在運行的任務列表Elist。執(zhí)行列表Elist中包含所有正在運行的硬件任務Ti，任務按照執(zhí)行完畢時間的增序排列。
在硬件任務完成之前，不能被其他任務搶占；當硬件任務完成之后，即可釋放其占用的FPGA資源，并將執(zhí)行完畢的任務插入到執(zhí)行完畢任務列表Flist中。這個特點是硬件任務和軟件任務的顯著區(qū)別。
評論