為分10檔的20~200NS模擬延遲電路
作者：
時(shí)間：2010-05-20
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
電路的功能
本文引用地址：http://m.ptau.cn/article/188071.htm
模擬信號(hào)的延遲大多采用BBD器件，可獲得數(shù)毫秒的延遲時(shí)間，但其S/N不好，應(yīng)用范圍受到限制。延遲時(shí)間較短時(shí)，也可使用同軸電纜，但必須占用較大空間，因此往往不太現(xiàn)實(shí)。本電路使用了集中電路網(wǎng)絡(luò)構(gòu)成的小型延遲線(xiàn)，以20NS為一檔，在20~200NS范圍內(nèi)使模擬信號(hào)延遲。
電路工作原理
由線(xiàn)圈L和電容器C組成集中電路，若以特性阻抗端接，不會(huì)有反射，電路網(wǎng)絡(luò)作為低通濾波器使用。
所謂特性阻抗端接，就是從延遲線(xiàn)的輸出、輸入端看輸入、輸出的阻抗，本電路為350歐。
照片A救出了輸入模擬信號(hào)脈沖從200NS的分接點(diǎn)輸出波形約有200NS的滯后，20~180NS分接點(diǎn)的輸出波形也相似。
評(píng)論