新型高可靠性低功耗6管SRAM單元設計
(1)空閑模式
在空閑模式下,即讀操作和寫操作都不工作的情況下,當O存在Q點時,M3打開,Qbar保持在VDD,同時M2,M4是關閉的,此時Q點的數(shù)據(jù)0可能受到漏電流IDS-M2漏電堆積,從而在Q點產(chǎn)生一定電壓,甚至可能導致Q點數(shù)據(jù)翻轉(zhuǎn),產(chǎn)生錯誤邏輯。因此要利用M1管的漏電流,主要是M1的亞閾值電流,為了這個目的,需要在空閑模式下將位線


(2)寫循環(huán)
寫1操作開始,WL高電平打開M1管,讀控制管RL關閉,




(3)讀循環(huán)
讀操作主要由M5,M6管負責,Qbar連接到M5管的柵極,BL充電到高電平。讀1的時候,Q=1,Qbar=0,M5關閉的,因而靈敏放大器從BL讀出的是1;當讀0操作的時候,WL字線關閉的,RL開啟,Q=0,Qbar=1,管子M5開啟,M5管和M6管共同下拉BL,讀出數(shù)據(jù)0。在結(jié)束讀操作后,單元進入空閑模式。
2.1 噪聲容限
噪聲容限是在沒有引起單元翻轉(zhuǎn)前提下引入存儲節(jié)點的最大噪聲電壓值。在讀操作的時候,噪聲容限對于單元的穩(wěn)定性更加重要,因為在傳統(tǒng)的SRAM中讀噪聲容限和讀的電流是沖突的,提高讀電流速度的同時會降低讀噪聲容限為代價,所以在傳統(tǒng)SRAM結(jié)構(gòu)中,讀電流和讀噪聲容限不可以分開獨立調(diào)節(jié),兩者是相互影響制約的。而新結(jié)構(gòu)采用獨立的讀電流路徑,不包括存儲節(jié)點,因而在讀操作的時候,位線上的電壓波動和外部噪聲幾乎不會對存儲節(jié)點造成影響,從而大大的增加了讀噪聲容限。
2.2 漏電流
從以上分析可知,當數(shù)據(jù)存0的時候,新型6T-SRAM是通過M1管的亞閾值電流來保持數(shù)據(jù)的;當數(shù)據(jù)存1的時候,由于M2,M4的正反饋作用,并且在空閑狀態(tài)下M1處于亞閾值導通狀態(tài),所以存在從電源電壓到地的通路,這些都會導致漏電流的增加圖3顯示了這條路徑。在大部分數(shù)據(jù)和指令緩存器中,所存的值為0居多,分別占到75%和64%?;谶@些考慮,在標準0.18μm CMOS工藝下,對普通6T-SRAM和新型6T-SRAM進行了平均漏電流仿真。傳統(tǒng)6T-SRAM漏電流為164 nA,新型6T-SRAM漏電流為179 nA,新型SRAM比傳統(tǒng)的大9%,這是可以接受的范圍因為新型SRAM采用漏電流保持技術,從而不需要數(shù)據(jù)的刷新來維持數(shù)據(jù),另外漏電泄露不會在Q點產(chǎn)生過高的浮空電壓,因而數(shù)據(jù)更加穩(wěn)定。本文引用地址:http://m.ptau.cn/article/178360.htm
2.3 功耗
一般而言,位線是產(chǎn)生動態(tài)功耗的主要部分,所以說往往在讀/寫操作轉(zhuǎn)換過程中位線的變化會消耗主要的功耗,本文對傳統(tǒng)6T-SRAM和新型6T-SRAM單元結(jié)構(gòu)進行了功耗仿真,如表1所示。
表1中可以看出,在傳統(tǒng)的6T-sRAM讀/寫過程中,對稱結(jié)構(gòu)的兩個位線電壓的變化是一致的,因而功耗是相同的。新型6T-SRAM單元功耗比傳統(tǒng)單元低了很多,這是因為在讀/寫操作的時候,參與工作的管子數(shù)量少,并且只有一個位線參與工作,并且在寫0的時候,由于位線是0,所以功耗很低。
評論