即：

1．3 G．729A+B比特流結構

G．729A的比特流結構如表1所列。

由于G．729B引入了VAD和CNG，與G．729A相比碼流結構增加了SID(Silence Insettion Descrtptor)，其中帶有靜音的信息。SID的碼流結構如表2所列。

2 基于DSP的系統(tǒng)實現(xiàn)方案

2．1 硬件平臺設計

TMS320VC5510是一款16位定點數(shù)字信號處理器，具有較高的操作靈活性和運行速度；同等條件下其內(nèi)核的功耗僅為54系列DSP的1／3，而且具有更高的代碼執(zhí)行效率，其指令也與54系列的相互兼容，可以很方便地進行代碼的移植，它的最高數(shù)字信號的處理能力為200 MIPS，能夠很好地滿足本平臺對運算的要求。本系統(tǒng)基于多片DSP處理器，實現(xiàn)多路話音的G．729(以下將G．729A+B簡稱為G．729)編解碼，同時DSP通過HPI接口與上位機進行通信，并接受上位機的控制，DSP的PCM數(shù)據(jù)由FPGA進行協(xié)調(diào)，比特流數(shù)據(jù)的收發(fā)可以由FPGA進行協(xié)調(diào)或由HPI接口進行操作。整個系統(tǒng)的硬件平臺如圖3所示。

本設計首先將上位機來的IP包進行解包，再進行G．729編碼到PCM編碼的轉(zhuǎn)換，得到的PCM信號送往FPGA內(nèi)的TDM交換矩陣做時隙交換或實現(xiàn)會議功能，再將需要輸出的PCM信號作編碼轉(zhuǎn)換，封裝成IP包后發(fā)往上位機。