摘要：為了能夠更簡潔嚴謹?shù)孛枋?a class="contentlabel" href="http://m.ptau.cn/news/listbylabel/label/MTM">MTM總線的主模塊有限狀態(tài)機的狀態(tài)轉換，同時減少FPGA芯片功耗，提高系統(tǒng)穩(wěn)定性，文中在分析MTM總線結構和主模塊有限狀態(tài)機模型的基礎上，基于VHDL語言采用“單進程”式對該有限狀態(tài)機進行了設計，并在QuartusⅡ開發(fā)軟件中實現(xiàn)了對語言代碼的編譯及程序的時序仿真和功能仿真；通過對仿真波形圖的分析驗證了該狀態(tài)機設計的正確性和有效性。
關鍵詞：VHDL；MTM總線；有限狀態(tài)機；主控制模塊

MTM總線(Module Testing and Maintenance bus，MTMbus)是一種同步、串行、用于系統(tǒng)級的背板測試及維護總線，可以實現(xiàn)IEEE1149.5標準所規(guī)定的故障檢測、容錯以及擴展的命令集。該技術已經(jīng)被美軍“寶石柱”和“寶石臺”計劃的航空電子系統(tǒng)體系結構采用。
當前MTM總線主模塊有限狀態(tài)機主要采用VerilogHDL程序編寫的狀態(tài)機描述，Verilog HDL語言并不可以進行系統(tǒng)級的硬件描述。
VHDL是一種標準化的硬件描述語言，不僅可以用于系統(tǒng)級的硬件描述而且在設計系統(tǒng)硬件時沒有嵌入與工藝有關的信息，在工藝更新時無須修改原設計程序。文中設計的狀態(tài)機采用“單進程”式狀態(tài)機描述，與“三進程”和“雙進程”式相比可以有效地節(jié)省FPGA芯片的資源，從而進一步減少功耗，提高系統(tǒng)的穩(wěn)定性。
通過簡要分析MTM總線的基本結構、各模塊間的通訊方式、主模塊有限狀態(tài)機模型基于VHDL語言設計了主模塊有限狀態(tài)機；并且利用QuartusⅡ9．0版本軟件和Cyclone系列EP1C60240C6芯片對所設計的MTM總線主模塊狀態(tài)機的VHDL代碼進行了時序仿真和功能仿真。

1 MTM總線結構設計
1．1 MTM總線的基本結構
MTM總線的基本結構如圖1所示，總線定義了4條必選信號線和一條可選信號線，即MCTL(控制信號線)、MMD(主模數(shù)據(jù)信號線)、MSD(從模塊數(shù)據(jù)信號線)、MCLK(時鐘信號線)和MPR(請求暫停信號線)。

MTM總線上的所有模塊采用主從結構的通訊協(xié)議，該總線有且只能有一個主模塊，最多可以有250個能夠被獨立尋址的從屬模塊。MTM總線多站點結構和尋址能力允許主模塊一次可以尋址一個從模塊、多個從模塊(多點尋址方式)和所有的從模塊(廣播尋址方式)，并且與之通訊。M TM總線的主模塊有限狀態(tài)機是MTM總線主模塊的核心控制單元，它控制著整個信息傳輸過程。MTM總線控者使用消息交換的方式與從模塊進行通訊，消息是由一系列的包組成，包括一個頭包，一個可選答應包和一系列數(shù)據(jù)包，包的長度為17位，高16位數(shù)據(jù)信息，最低位用于奇校驗，消息包的控制必須由主模塊控制。