2 系統總體結構

　　系統根據μ-σ曲線上的μmax計算出期望的飛機速度及機輪轉速ωd，與速度傳感器測得的機輪速度ω進行比較，將差值e放大后輸入FC(FUZZY CONTROLLER)控制器中;同時計算出ωd與ω差值的變化率ec，輸入到FC控制器中，由規(guī)則庫給出的知識進行查詢，輸出調節(jié)電流，由伺服閥控制剎車壓力，實現模糊剎車。

　　根據系統的性能要求及實際情況，本系統采用DSP(數字信號處理器)實現神經網絡，用單片機89C52實現模糊控制方案。系統硬件原理圖如圖3所示。伺服控制系統框圖如圖4所示。

3 系統的實現

3.1 系統硬件實現方案

3.1.1 神經網絡部分

　　核心處理器為DSP，外擴8253來計外部脈沖。 DSP芯片外部接口電壓為3.3V，內部核心電壓為1.8V，采用TI公司的專用電源芯片為DSP提供兩種低壓的電源。神經網絡的權值訓練程序作為DSP的中斷子程序調用(開關觸發(fā))。

3.1.1.1 存儲器

　　神經網絡部分需要保存權值與閾值參數，實現在線擦寫，因此采用高速FLASH。本系統采用5V工作的INTEL28F010A，其與DSP間電平轉換通過74LVC16245來進行。

3.1.1.2 復位電路

　　在實際應用系統中，可靠性是個不容忽視的問題。自動復位電路除具有上電復位功能外，還具有監(jiān)視系統運行并在系統發(fā)生故障時進行復位的能力，因此采用MAX706實現自動復位電路。

3.1.2 模糊控制部分

　　核心處理器為ATMEL公司的89C52芯片，處理完的數字控制信號由AD7528芯片轉換為模擬電流信號輸出。

3.1.3 雙機通信

　　系統設計重點之一在于主機和從機間的數據通信。神經網絡與模糊控制之間要求快速高效地通信，采用DSP的HPI主機接口方式。HPI為一個8位并行接口。通過DSP和微處理器都可以訪問到DSP片內為HPI所設的專用存儲器，可在DSP和微處理器之間進行信息交換。DSP處理完信號后，向89C52發(fā)出中斷信號，觸發(fā)單片機讀取DSP的處理結果以進行模糊控制的處理，形成一條信號處理流水線系統，從而大大提高了信號的處理效率，保證了系統的實時性要求。

3.2 系統軟件實現方案

3.2.1 神經網絡部分

　　網絡訓練程序作為DSP的中斷子程序調用。神經網絡部分處理完數據，將結果傳到HPI接口RAM緩存區(qū)，通過HINT管腳向89C52發(fā)出中斷信號。主程序流程圖見圖5。