end if；

if rdreg 2 or rdreg> 6 then

EIOR 一‘1’；

EIOW 一‘1’；

elsif rdreg一2 or rdreg= 3 then

if RDn一‘1’then

EIOR 一‘1’；

EXDIR 一‘1’；

elsif W Rn一‘1’then

EIOW 一‘0’；

EXDIR 一‘1’；

end if；

end if；

上述代碼適當(dāng)延遲了關(guān)閉雙電源收發(fā)器的輸出使能和數(shù)據(jù)流向重設(shè)時(shí)間，保證數(shù)據(jù)總線穩(wěn)定，使CPU 和外設(shè)有足夠的時(shí)間進(jìn)行輸入輸出操作．

圖4中曲線2是兼容PC／104地址空間內(nèi)任意地址信號(hào)經(jīng)收發(fā)器緩沖后的譯碼結(jié)果，曲線1和曲線3是對(duì)該地址進(jìn)行讀操作時(shí)的RDn和IOR信號(hào)．

圖4中RDn由EP9315直接驅(qū)動(dòng)，原始邏輯電平為3．3 V，實(shí)驗(yàn)電路對(duì)該信號(hào)電平進(jìn)行了無時(shí)延的處理．

目前主流元器件在速度上都已能兼容PCI總線，因此盡管SMC驅(qū)動(dòng)的SRAM 讀寫速度高于標(biāo)準(zhǔn)PC／104總線，但只要保證各控制信號(hào)問關(guān)系清晰(圖4b)，是不會(huì)造成總線訪問失敗的．

4 結(jié)束語

利用ARM 系統(tǒng)成本較低，功耗更小，啟動(dòng)速度快，指令效率高的的特點(diǎn)，兼取PC／AT系統(tǒng)和PC／104總線設(shè)備在產(chǎn)業(yè)化基礎(chǔ)方面的優(yōu)勢(shì)，在ARM平臺(tái)上構(gòu)建PC／104總線，有助于利用現(xiàn)有資源，保護(hù)已有投資．由于ARM 與PC／AT模型在處理器架構(gòu)上有本質(zhì)性的差異，在ARM 平臺(tái)上構(gòu)建的PC／104總線在所有的具體應(yīng)用中要做到與標(biāo)準(zhǔn)PC/104規(guī)范完全兼容幾乎是不可能，但是在特定的應(yīng)用需求及確定的操作系統(tǒng)下這種努力是完全可行并且有效的。對(duì)于特定的應(yīng)用而言，通常只需顧及PC/104總線時(shí)序的一個(gè)子集，這就大大降低了系統(tǒng)現(xiàn)實(shí)的難度。兼容PC/104總線在使用遵守ISAPnP(Plug and Play)規(guī)范的設(shè)備時(shí)有較多的困難。另外在使用包含中斷請(qǐng)求和DMA需求的設(shè)備時(shí)也需要專門的考慮。