国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > TSMC確認采用Cadence 3D-IC技術(shù)應(yīng)用于其CoWoS參考流程

TSMC確認采用Cadence 3D-IC技術(shù)應(yīng)用于其CoWoS參考流程

—— TSMC確認采用Cadence 3D-IC技術(shù)應(yīng)用于其CoWoS? 參考流程
作者: 時間:2012-10-18 來源:SEMI 收藏

  全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS),今天宣布已經(jīng)確認采用Cadence 3D-IC技術(shù)應(yīng)用于其 (chip-on-wafer-on-substrate)參考流程,用來開發(fā)?測試載具,包含一個SoC與Cadence Wide I/O存儲器控制器與PHY IP。這是晶圓廠方面的首個硅驗證的參考流程,可用于多晶粒集成,并包含 ?與Cadence 3D-IC技術(shù),使得3D-IC設(shè)計成為電子公司的可靠選擇。

本文引用地址:http://m.ptau.cn/article/137868.htm

  3D-IC解決方案中經(jīng)檢驗的可靠技術(shù)涵蓋Cadence Encounter? RTL-to-signoff和Virtuoso?定制/模擬平臺。同樣包含于其中的還有Cadnece系統(tǒng)級封裝產(chǎn)品,以及最近剛收購的Sigrity電源感知芯片/封裝/電路板信號完整性解決方案,幫助工程師攻克從規(guī)劃到實現(xiàn)、測試、分析和驗證的整個過程中的晶粒堆疊與硅載體問題,。獨特的CoWoS?組合凸塊單元可以簡化凸塊分配,目前在Cadence Encounter Digital Implementation(EDI)System、QRC Extraction和Cadence Physical Verification System中自動獲得支持。CoWoS?參考流程有CoWoS?設(shè)計工具包可用,以及從TSMC測試載具獲得硅驗證結(jié)果。

  TSMC 選擇Cadence的高帶寬、低功耗 Wide I/O控制器與PHY設(shè)計IP解決方案,使用CoWoS?技術(shù)連接SoC與Wide I/O DRAM,其存儲器界面的峰值數(shù)據(jù)率超過100Gbit/Sec。

  3D-IC技術(shù)為工程師開發(fā)當今復(fù)雜設(shè)計提供了多種主要優(yōu)勢,包括更高的性能,降低的功耗,以及更小的體積。TSMC的CoWoS?是一種綜合的工藝技術(shù),將多個芯片捆綁在單個設(shè)備里,降低功耗與體積,同時提升系統(tǒng)性能。Cadence 3D-IC技術(shù)可以幫助數(shù)字、定制與封裝環(huán)境之間的多芯片協(xié)同設(shè)計,在各芯片與硅載體上都采用了硅通孔技術(shù)(TSV),并支持微型凸塊排列、布置、布線、可測性設(shè)計以及從系統(tǒng)的角度進行分析與驗證。Wide I/O控制器與PHY展示了在3D-IC技術(shù)上應(yīng)用存儲器子系統(tǒng)的優(yōu)勢,大幅降低運作功率,提高存儲器帶寬。

  “Cadence 3D-IC技術(shù)助力新一代高性能移動設(shè)備,并提供了系統(tǒng)性能與功率效率方面的極大優(yōu)勢,”Cadence硅實現(xiàn)部門研發(fā)部高級副總裁Chi-ping Hsu說,“我們繼續(xù)與TSMC在CoWoS?工藝上進行合作,確保此底層技術(shù)能夠繼續(xù)支持重要的新興技術(shù)。”

  “TSMC繼續(xù)與Cadence緊密合作,在業(yè)界推廣3D-IC技術(shù),”TSMC設(shè)計底層技術(shù)營銷部門高級主管Suk Lee說,“我們已經(jīng)花了三年時間與OIP產(chǎn)業(yè)鏈的合作伙伴一起準備CoWoS?設(shè)計流程用于生產(chǎn),現(xiàn)在我們已經(jīng)做好準備幫助客戶用TSMC CoWoS?技術(shù)進行3D-IC設(shè)計。”



關(guān)鍵詞: TSMC CoWoS

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉