直擊前線科研動(dòng)態(tài)

盡在芯片揭秘●科研前線

Inner spacer制造是GAA器件中的關(guān)鍵步驟之一，該環(huán)節(jié)與晶體管溝道應(yīng)力、電路寄生參數(shù)等影響器件性能的重要因素息息相關(guān)。華為比利時(shí)研發(fā)中心與imec聯(lián)合團(tuán)隊(duì)共同探索了inner spacer對(duì)工藝的影響，相關(guān)研究已發(fā)表于ESSDERC與ESSCIRC兩大歐洲集成電路學(xué)術(shù)會(huì)議。

在CMOS工藝微縮進(jìn)程中，nanosheet溝道垂直堆疊結(jié)構(gòu)的GAA晶體管被認(rèn)為是FinFET結(jié)構(gòu)的有力繼任者。盡管新器件結(jié)構(gòu)能夠在柵極控制、驅(qū)動(dòng)電流特性以及CPP*微縮帶來(lái)良好增益，但也帶來(lái)了諸多新的技術(shù)挑戰(zhàn)，例如inner spacer*（以下簡(jiǎn)稱ISPs）的制造就是其中非常關(guān)鍵的一步，ISPs對(duì)于降低晶體管寄生電容至關(guān)重要。此外，與ISPs關(guān)聯(lián)的Si/SiGe選擇性刻蝕的工藝要求以及缺少刻蝕阻擋層，造成的額外工藝變異性也不可忽視。

Imec與華為比利時(shí)研發(fā)中心聯(lián)合團(tuán)隊(duì)進(jìn)行了一項(xiàng)比較試驗(yàn)，以了解和掌握ISPs對(duì)于設(shè)備性能的影響因素，研究成果以“Performance Trade-Off Scenarios for GAA Nanosheet FETs Considering Innerspacers and Epi-induced Stress: Understanding & Mitigating Process Risks”為題發(fā)表于第51屆歐洲固態(tài)器件會(huì)議（IEEE ESSDERC）和第47屆歐洲固態(tài)電路會(huì)議（IEEE ESSCIRC）,第一作者為Amita Rawat，團(tuán)隊(duì)負(fù)責(zé)人為比利時(shí)華為研發(fā)CEO劉長(zhǎng)澤。

*CPP，contacted-poly-pitch，指晶體管的柵極觸點(diǎn)到相鄰晶體管柵極觸點(diǎn)間的距離，是制造工藝的關(guān)鍵參數(shù)之一。

*inner spacer，以下示意圖為例，inner spacer位于源級(jí)/漏極與柵極之間，用于降低GAA器件結(jié)構(gòu)中兩側(cè)的寄生電容，改善器件特性。

圖片來(lái)源：Junjie Li,Guilei Wang,Wenwu Wang at al., Nanomaterials 2020, 10(4), 793.

https://doi.org/10.3390/nano10040793

研究團(tuán)隊(duì)進(jìn)行了廣泛的TCAD模擬實(shí)驗(yàn)，包括基于電路性能的RO環(huán)形振蕩器測(cè)試，以及兩種不同情況下的自熱效應(yīng)：一種是有ISPs但沒(méi)有應(yīng)力的情況，另一種是沒(méi)有ISPs但應(yīng)力存在；前者是制造過(guò)程中可能出現(xiàn)的真實(shí)存在，后者則為假象的對(duì)比場(chǎng)景。為了確保實(shí)驗(yàn)的完整全面，團(tuán)隊(duì)另外還基于同時(shí)具有ISPs和最大應(yīng)力的理想場(chǎng)景進(jìn)行了實(shí)驗(yàn)。

測(cè)試結(jié)果證明了同時(shí)擁有ISPs和應(yīng)力是nanosheet GAA-FET器件的理想情況，與之相對(duì)地，不良外延質(zhì)量造成的無(wú)溝道應(yīng)力的場(chǎng)景，則會(huì)嚴(yán)重影響工藝和性能。盡管ISPs對(duì)降低寄生電容很重要，但實(shí)驗(yàn)表明，溝道應(yīng)力的存在提供了更好的性能平衡，對(duì)于器件更有益。

研究團(tuán)隊(duì)還評(píng)估了ISPs在兩種測(cè)試環(huán)境下的介電常數(shù)和外延容積增益；自熱效應(yīng)的研究則表明了為何忽略ISPs能夠額外降低峰值溫度。

實(shí)驗(yàn)器件的主要參數(shù)

圖(a)有/無(wú)ISPs的器件結(jié)構(gòu)對(duì)比； 圖(b)校準(zhǔn)設(shè)備摻雜

四種測(cè)試電路示意圖

NMOS/PMOS導(dǎo)納與柵極電壓特性曲線對(duì)比

有/無(wú)ISPs的器件結(jié)構(gòu)中， 載流子散射對(duì)電子遷移率的影響

自熱效應(yīng)測(cè)試結(jié)果示意圖

華為與imec聯(lián)合團(tuán)隊(duì)對(duì)于nanosheet GAA-FET的inner spacer的研究表明了對(duì)于新型器件的結(jié)構(gòu)調(diào)整可以進(jìn)一步提升器件在溝道應(yīng)力、散熱等方面的特性（盡管會(huì)增加額外寄生電容），進(jìn)而改善器件的電子遷移率和驅(qū)動(dòng)電流等特性，有望助力性能更優(yōu)的GAA器件完全體早日實(shí)現(xiàn)。但同時(shí)也需要指出，早前imec高管采訪中曾表示與中國(guó)頂尖企業(yè)沒(méi)有任何敏感技術(shù)合作，不知這是否包含本項(xiàng)目或比利時(shí)華為，相關(guān)合作項(xiàng)目也在國(guó)際政治環(huán)境下蒙上一層陰霾。

華為比利時(shí)研發(fā)中心，位于比利時(shí)魯汶，專注于先進(jìn)集成電路工藝、先進(jìn)硅光工藝、5G射頻器件和通信技術(shù)應(yīng)用等主要研發(fā)方向。

Imec，全稱：Interuniversity Microelectronics Centre，即比利時(shí)微電子研究中心，是一家成立于?1984?年的科技研發(fā)中心，?總部設(shè)在比利時(shí)魯汶。imec?的戰(zhàn)略定位為納米電子和數(shù)字技術(shù)領(lǐng)域全球領(lǐng)先的先導(dǎo)性重大創(chuàng)新中心，imec從?2004?年起參與了從45nm到5nm的芯片前沿技術(shù)的研發(fā)。