問題：

查看有些原理圖的設(shè)計時，經(jīng)?？吹酱恍┬‰娮?，如0Ω，22Ω，33Ω等等，但是也不是一定串。同樣場合有的串，有的不串。這是為什么呢？這里電阻串聯(lián)的意義是什么呢？什么時候需要串電阻呢，阻值取多大呢？

關(guān)于這個問題，我們先看下網(wǎng)上的一些答案：

有人說：參考設(shè)計上推薦的，應(yīng)該是經(jīng)驗設(shè)計預(yù)留，為了后續(xù)調(diào)試方便。

有人說：為了保護(hù)接口，抵抗小能量電壓脈沖，防止信號脈沖損壞接口的。

舉個簡單的例子：

一個串口通訊的提示信號，當(dāng)接上串口時，因為瞬間的插拔產(chǎn)生了一個很窄的電壓脈沖，如果這個脈沖直接打到GPIO口，很可能打壞芯片，但是串了一個小電阻，很容易把能力給消耗掉。如果脈沖是5mA 5.1V，那么過了30Ω后就是5v左右了。

還有人說：主要是基于阻抗匹配方面的考慮，以達(dá)到時序統(tǒng)一，延遲時間，走線電容等不會超過范圍！原因在于LAYOUT時可能走線方面不是很匹配！

那么到底是為了什么呢？

很多時候，高速數(shù)字信號傳輸線上會串電阻，目的是解決阻抗匹配問題，阻抗不匹配會導(dǎo)致信號反射、過沖等問題。

電磁波類似光一樣在同一種介質(zhì)中傳播方向和能量不會衰減，但如果光從一種介質(zhì)****到另外一種介質(zhì)的時候會發(fā)生反射和折射現(xiàn)象，那么光到達(dá)終端的能量會衰減很多吧。同理高速數(shù)字信號從源端向終端傳輸過程中由于連接線或者PCB LAYOUT的原因?qū)е虏糠肿杩共贿B續(xù)（比如要求傳輸線阻抗為100歐，但是PCB有的部分是100歐，但是中途打過孔或者線寬發(fā)生變化就會引起阻抗的不連續(xù)）就會導(dǎo)致信號反射，反射的信號在傳輸線中又會與原信號疊加，信號被干擾了，終端接收這樣的信號解碼會出錯。

一般來講，高速信號接口上串電阻基本就是阻抗匹配作用，一般來說如果LAYOUT比較好此電阻貼0歐沒問題的，如果出現(xiàn)問題，就可以通過改變串連的小電阻來調(diào)節(jié)信號質(zhì)量，從而達(dá)到消除過沖、振鈴目的。

『本文轉(zhuǎn)載自網(wǎng)絡(luò),版權(quán)歸原作者所有,如有侵權(quán)請聯(lián)系刪除』