vhdl-ams 文章 進(jìn)入vhdl-ams技術(shù)社區(qū)
“eRamp”項(xiàng)目加強(qiáng)德國(guó)至整個(gè)歐洲的電力電子行業(yè)實(shí)力
- 2017年6月6日,德國(guó)慕尼黑和德累斯頓訊—作為歐洲最重要的能效研究項(xiàng)目之一,“eRamp”已圓滿結(jié)束。過去三年里,來自商界和科技界的26個(gè)合作伙伴開發(fā)出能確保更高效利用能源的創(chuàng)新型電子元器件。他們側(cè)重于快速引入全新生產(chǎn)技術(shù),如節(jié)能芯片的封裝技術(shù)。eRamp項(xiàng)目涵蓋從發(fā)電和輸電一直到用電的整個(gè)電力電子產(chǎn)業(yè)鏈的各個(gè)環(huán)節(jié)。作為領(lǐng)先的全球功率半導(dǎo)體供應(yīng)商,英飛凌帶領(lǐng)整個(gè)歐洲六國(guó)合作開展該研究項(xiàng)目。該項(xiàng)目加強(qiáng)了德國(guó)至整個(gè)歐洲作為電力電子技術(shù)中心的實(shí)力?! ∮w凌科技德累斯頓研究中心研發(fā)與創(chuàng)新項(xiàng)目高級(jí)經(jīng)理兼eR
- 關(guān)鍵字: eRamp AMS
FPGA系列相關(guān)圖書介紹
- FPGA系列相關(guān)圖書介紹
- 關(guān)鍵字: VHDL FPGA CPLD AltiumDesign XilinxISE
基于FPGA的數(shù)字式心率計(jì)的設(shè)計(jì)實(shí)現(xiàn)
- 心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備,實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢,但記錄方便,因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的。
- 關(guān)鍵字: VHDL 數(shù)字式 FPGA 心率計(jì) 設(shè)計(jì)
VHDL結(jié)構(gòu)體的行為描述法
- 所謂結(jié)構(gòu)體的行為描述(behavioral descriptions),即對(duì)設(shè)計(jì)實(shí)體按算法的路徑來描述。行為描述在EDA工程中稱為高層次描述或高級(jí)描述,
- 關(guān)鍵字: VHDL 結(jié)構(gòu)體 行為描述法
異步FIFO的VHDL設(shè)計(jì)
- 本文給出了一個(gè)利用格雷碼對(duì)地址編碼的羿步FIFO的實(shí)現(xiàn)方法,并給出了VHDL程序,以解決異步讀寫時(shí)鐘引起的問題。
- 關(guān)鍵字: 異步 FIFO VHDL 設(shè)計(jì)
VHDL結(jié)構(gòu)體的結(jié)構(gòu)化描述法
- 在結(jié)構(gòu)體中,設(shè)計(jì)任務(wù)的程序包內(nèi)定義了一個(gè)8輸入與門(and8)和一個(gè)二異或非門(xnor2)。把該程序包編譯到庫中,可通過USE從句來調(diào)用這些元件,并從work庫中的gatespkg程序包里獲取標(biāo)準(zhǔn)化元件。
- 關(guān)鍵字: VHDL 結(jié)構(gòu)體 結(jié)構(gòu)化 描述法
VHDL結(jié)構(gòu)體的數(shù)據(jù)流描述法
- 據(jù)流描述(dataflow description)是結(jié)構(gòu)體描述方法之一,它描述了數(shù)據(jù)流程的運(yùn)動(dòng)路徑、運(yùn)動(dòng)方向和運(yùn)動(dòng)結(jié)果。例如,同樣是一個(gè)8位比較器采用數(shù)據(jù)流法編程
- 關(guān)鍵字: VHDL 結(jié)構(gòu)體 數(shù)據(jù)流 描述法
用VHDL設(shè)計(jì)實(shí)現(xiàn)的有線頂盒信源發(fā)生方案
- VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國(guó)國(guó)防部VHSIC(超高速集成電路)計(jì)劃的一部分,并于1986年和1987年分別成為美國(guó)國(guó)防部和IEEE的工業(yè)標(biāo)準(zhǔn)。作為一種硬件設(shè)計(jì)時(shí)采用的標(biāo)準(zhǔn)語言,VHDL具有極強(qiáng)的描述能力,能支持系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門級(jí)三個(gè)不同層次的設(shè)計(jì),這樣設(shè)計(jì)師將在TOP-DOWN設(shè)計(jì)的全過程中均可方便地使用同一種語言。
- 關(guān)鍵字: VHDL 有線頂盒 信源發(fā)生 方案
Verilog HDL的歷史及設(shè)計(jì)流程
- Verilog HDL 是硬件描述語言的一種,用于數(shù)字電子系統(tǒng)設(shè)計(jì)。該語言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首創(chuàng)的。 Phil Moorby 后來成為 Verilog - XL 的主要設(shè)計(jì)者和 Cadence 公司( Cadence Design System )的第一個(gè)合伙人。
- 關(guān)鍵字: VerilogHDL VHDL 設(shè)計(jì)流程
SystemVerilog語言簡(jiǎn)介
- Verilog模塊之間的連接是通過模塊端口進(jìn)行的。為了給組成設(shè)計(jì)的各個(gè)模塊定義端口,我們必須對(duì)期望的硬件設(shè)計(jì)有一個(gè)詳細(xì)的認(rèn)識(shí)。不幸的是,在設(shè)計(jì)的早期,我們很難把握設(shè)計(jì)的細(xì)節(jié)。
- 關(guān)鍵字: SystemVerilog 語言 VHDL
Verilog HDL和VHDL的比較
- 這兩種語言都是用于數(shù)字電子系統(tǒng)設(shè)計(jì)的硬件描述語言,而且都已經(jīng)是 IEEE 的標(biāo)準(zhǔn)。 VHDL 1987 年成為標(biāo)準(zhǔn),而 Verilog 是 1995 年才成為標(biāo)準(zhǔn)的。這個(gè)是因?yàn)?VHDL 是美國(guó)軍方組織開發(fā)的,而 Verilog 是一個(gè)公司的私有財(cái)產(chǎn)轉(zhuǎn)化而來的。為什么 Verilog 能成為 IEEE 標(biāo)準(zhǔn)呢?它一定有其優(yōu)越性才行,所以說 Verilog 有更強(qiáng)的生命力。
- 關(guān)鍵字: Verilog VHDL HDL
vhdl-ams介紹
即IEEE 1076.1標(biāo)準(zhǔn)。
VHDL-AMS是VHDL的一個(gè)分支,它支持模擬、數(shù)字、數(shù)?;旌想娐废到y(tǒng)的建模與仿真。
http://www.eda.org/vhdl-ams/
Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?;旌想娐废到y(tǒng)的建模與仿真。
http://www.eda.org/verilog-ams/
The VHDL-AMS language [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
