verilog-a 文章進(jìn)入verilog-a技術(shù)社區(qū)

實(shí)驗(yàn)10：七段數(shù)碼管

1. 實(shí)驗(yàn)?zāi)康模?）熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法；（2）通過(guò)實(shí)驗(yàn)理解和掌握數(shù)碼管驅(qū)動(dòng)；（3）學(xué)習(xí)用Verilog HDL描述數(shù)碼管驅(qū)動(dòng)電路。2. 實(shí)驗(yàn)任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實(shí)驗(yàn)原理數(shù)碼管是工程設(shè)計(jì)中使用很廣的一種顯示輸出器件。一個(gè)7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖
關(guān)鍵字：七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL

一文看懂VHDL和Verilog有何不同

　　當(dāng)前最流行的硬件設(shè)計(jì)語(yǔ)言有兩種，即 VHDL 與 Verilog HDL，兩者各有優(yōu)劣，也各有相當(dāng)多的擁護(hù)者。VHDL 語(yǔ)言由美國(guó)軍方所推出，最早通過(guò)國(guó)際電機(jī)工程師學(xué)會(huì)(IEEE)的標(biāo)準(zhǔn)，在北美及歐洲應(yīng)用非常普遍。而 Verilog HDL 語(yǔ)言則由 Gateway 公司提出，這家公司輾轉(zhuǎn)被Cadence所購(gòu)并，并得到Synopsys的支持。在得到這兩大 EDA 公司的支持后，也隨后通過(guò)了 IEEE 標(biāo)準(zhǔn)，在美國(guó)、日本及中國(guó)臺(tái)灣地區(qū)使用非常普遍?！　∥覀儼堰@兩種語(yǔ)言具體比較下：　　1.整體結(jié)構(gòu)　　點(diǎn)評(píng)
關(guān)鍵字： VHDL Verilog

H.264／AVC中量化的Verilog實(shí)現(xiàn)

介紹了H.264的量化算法，并用Modelsim進(jìn)行了仿真，結(jié)果與理論完全一致。分析了在FPGA開(kāi)發(fā)板上的資源的消耗。由此可知，完全可以用FPGA實(shí)現(xiàn)H.264的量化
關(guān)鍵字： Verilog 264 AVC

Verilog的語(yǔ)言要素有哪些？

本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語(yǔ)言中的兩種數(shù)據(jù)類(lèi)
關(guān)鍵字： Verilog FPGA

如何基于設(shè)計(jì)Verilog FPGA 流水燈？

1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過(guò)程序控制LED的亮和滅，多個(gè)LED燈組成一個(gè)陣列，依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣，所以叫流水燈。由于
關(guān)鍵字：流水燈 Verilog fpga

“老司機(jī)”十年FPGA從業(yè)經(jīng)驗(yàn)總結(jié)

　　大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。　　后來(lái)讀研究生,工作陸陸續(xù)續(xù)也用過(guò)Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習(xí)了verilogHDL語(yǔ)言,學(xué)習(xí)的過(guò)程中也慢慢體會(huì)到verilog的妙用,原來(lái)一小段語(yǔ)言就能完成復(fù)雜的原理圖設(shè)計(jì),而且語(yǔ)言的移植性可操作性比原理圖
關(guān)鍵字： FPGA Verilog

基于verilog實(shí)現(xiàn)哈夫曼編碼的新方法

傳統(tǒng)的硬件實(shí)現(xiàn)哈夫曼編碼的方法主要有：預(yù)先構(gòu)造哈夫曼編碼表，編碼器通過(guò)查表的方法輸出哈夫曼編碼[1];編碼器動(dòng)態(tài)生成哈夫曼樹(shù)，通過(guò)遍歷節(jié)點(diǎn)方式獲取哈夫曼編碼[2-3]。第一種方法從平均碼長(zhǎng)角度看，在很多情況下非最優(yōu);第二種方法需要生成完整的哈夫曼樹(shù)，會(huì)產(chǎn)生大量的節(jié)點(diǎn)，且需遍歷哈夫曼樹(shù)獲取哈夫曼編碼，資源占用多，實(shí)現(xiàn)較為麻煩。本文基于軟件實(shí)現(xiàn)[4]時(shí)，使用哈夫曼樹(shù)，會(huì)提出一種適用于硬件并行實(shí)現(xiàn)的新數(shù)據(jù)結(jié)構(gòu)——字符池，通過(guò)對(duì)字符池的頻數(shù)屬性比較和排序來(lái)決定各個(gè)字符節(jié)點(diǎn)在字符池中的歸屬。配置字符池的同時(shí)逐步生成
關(guān)鍵字： verilog 哈夫曼編碼字符池 FPGA 201712

寫(xiě)verilog代碼要有硬件的概念

寫(xiě)verilog代碼要有硬件的概念-因?yàn)閂erilog是一種硬件描述語(yǔ)言，所以在寫(xiě)Verilog語(yǔ)言時(shí)，首先要有所要寫(xiě)的module在硬件上如何實(shí)現(xiàn)的概念，而不是去想編譯器如何去解釋這個(gè)module
關(guān)鍵字： verilog FPGA

一個(gè)合格FPGA 工程師的基本要求

一個(gè)合格FPGA 工程師的基本要求-一個(gè)合格的FPGA工程師需要掌握哪些知識(shí)？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補(bǔ)充啊。
關(guān)鍵字： FPGA Verilog

Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧

Verilog設(shè)計(jì)中的一些避免犯錯(cuò)的小技巧-這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表，這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢，為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查。
關(guān)鍵字： FPGA Verilog

基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)

基于verilog的FPGA編程經(jīng)驗(yàn)總結(jié)-用了半個(gè)多月的ISE，幾乎全是自學(xué)起來(lái)的，碰到了很多很多讓人DT好久的小問(wèn)題，百度也百不到，后來(lái)還是都解決了，為了盡量方便以后的剛學(xué)ISE的童鞋不再因?yàn)橐恍┬?wèn)題而糾結(jié)，把這幾天的經(jīng)驗(yàn)總結(jié)了一下。好了，廢話(huà)不多說(shuō)，上料！
關(guān)鍵字： verilog FPGA

verilog語(yǔ)言實(shí)現(xiàn)任意分頻

verilog語(yǔ)言實(shí)現(xiàn)任意分頻-原文出自：分頻器是指使輸出信號(hào)頻率為輸入信號(hào)頻率整數(shù)分之一的電子電路。在許多電子設(shè)備中如電子鐘、頻率合成器等，需要各種不同頻率的信號(hào)協(xié)同工作，常用的方法是以穩(wěn)定度高的晶體振蕩器為主振源，通過(guò)變換得到所需要的各種頻率成分，分頻器是一種主要變換手段。
關(guān)鍵字： verilog 分頻器電子電路

深入分析verilog阻塞和非阻塞賦值

深入分析verilog阻塞和非阻塞賦值-學(xué)verilog 一個(gè)月了，在開(kāi)發(fā)板上面寫(xiě)了很多代碼，但是始終對(duì)一些問(wèn)題理解的不夠透徹，這里我們來(lái)寫(xiě)幾個(gè)例子仿真出阻塞和非阻塞的區(qū)別
關(guān)鍵字： verilog 阻塞非阻塞

Verilog HDL簡(jiǎn)明教程(2)

Verilog HDL簡(jiǎn)明教程(2)-模塊是Verilog 的基本描述單位，用于描述某個(gè)設(shè)計(jì)的功能或結(jié)構(gòu)及其與其他模塊通信的外部端口。
關(guān)鍵字： Verilog HDL

基于Verilog語(yǔ)言的等精度頻率計(jì)設(shè)計(jì)

　　引言　　傳統(tǒng)測(cè)量頻率的方法主要有直接測(cè)量法、分頻測(cè)量法、測(cè)周法等，這些方法往往只適用于測(cè)量一段頻率，當(dāng)被測(cè)信號(hào)的頻率發(fā)生變化時(shí)，測(cè)量的精度就會(huì)下降。本文提出一種基于等精度原理的測(cè)量頻率的方法，在整個(gè)頻率測(cè)量過(guò)程中都能達(dá)到相同的測(cè)量精度，而與被測(cè)信號(hào)的頻率變化無(wú)關(guān)。本文利用FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的高速數(shù)據(jù)處理能力，實(shí)現(xiàn)對(duì)被測(cè)信號(hào)的測(cè)量計(jì)數(shù);利用單片機(jī)的運(yùn)算和控制能力，實(shí)現(xiàn)對(duì)頻率、周期、脈沖寬度的計(jì)算及顯示?！　〉染葴y(cè)量原理等精度測(cè)量的一個(gè)最大特點(diǎn)是測(cè)量的實(shí)際門(mén)控時(shí)間不是一個(gè)固定值，而
關(guān)鍵字： Verilog FPGA