EEPW首頁(yè) >>
主題列表 >>
verilog-a
verilog-a 文章 進(jìn)入verilog-a技術(shù)社區(qū)
實(shí)驗(yàn)10:七段數(shù)碼管
- 1. 實(shí)驗(yàn)?zāi)康模?)熟悉和掌握FPGA開(kāi)發(fā)流程和Lattice Diamond軟件使用方法;(2)通過(guò)實(shí)驗(yàn)理解和掌握數(shù)碼管驅(qū)動(dòng);(3)學(xué)習(xí)用Verilog HDL描述數(shù)碼管驅(qū)動(dòng)電路。2. 實(shí)驗(yàn)任務(wù)在數(shù)碼管上顯示數(shù)字。3. 實(shí)驗(yàn)原理數(shù)碼管是工程設(shè)計(jì)中使用很廣的一種顯示輸出器件。一個(gè)7段數(shù)碼管(如果包括右下的小點(diǎn)可以認(rèn)為是8段)分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的,控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽(yáng)極數(shù)碼管和共陰極數(shù)碼管,結(jié)構(gòu)如下圖
- 關(guān)鍵字: 七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL
一文看懂VHDL和Verilog有何不同

- 當(dāng)前最流行的硬件設(shè)計(jì)語(yǔ)言有兩種,即 VHDL 與 Verilog HDL,兩者各有優(yōu)劣,也各有相當(dāng)多的擁護(hù)者。VHDL 語(yǔ)言由美國(guó)軍方所推出,最早通過(guò)國(guó)際電機(jī)工程師學(xué)會(huì)(IEEE)的標(biāo)準(zhǔn),在北美及歐洲應(yīng)用非常普遍。而 Verilog HDL 語(yǔ)言則由 Gateway 公司提出,這家公司輾轉(zhuǎn)被Cadence所購(gòu)并,并得到Synopsys的支持。在得到這兩大 EDA 公司的支持后,也隨后通過(guò)了 IEEE 標(biāo)準(zhǔn),在美國(guó)、日本及中國(guó)臺(tái)灣地區(qū)使用非常普遍?! ∥覀儼堰@兩種語(yǔ)言具體比較下: 1.整體結(jié)構(gòu) 點(diǎn)評(píng)
- 關(guān)鍵字: VHDL Verilog
“老司機(jī)”十年FPGA從業(yè)經(jīng)驗(yàn)總結(jié)
- 大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。 后來(lái)讀研究生,工作陸陸續(xù)續(xù)也用過(guò)Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習(xí)了verilogHDL語(yǔ)言,學(xué)習(xí)的過(guò)程中也慢慢體會(huì)到verilog的妙用,原來(lái)一小段語(yǔ)言就能完成復(fù)雜的原理圖設(shè)計(jì),而且語(yǔ)言的移植性可操作性比原理圖
- 關(guān)鍵字: FPGA Verilog
基于verilog實(shí)現(xiàn)哈夫曼編碼的新方法

- 傳統(tǒng)的硬件實(shí)現(xiàn)哈夫曼編碼的方法主要有:預(yù)先構(gòu)造哈夫曼編碼表,編碼器通過(guò)查表的方法輸出哈夫曼編碼[1];編碼器動(dòng)態(tài)生成哈夫曼樹(shù),通過(guò)遍歷節(jié)點(diǎn)方式獲取哈夫曼編碼[2-3]。第一種方法從平均碼長(zhǎng)角度看,在很多情況下非最優(yōu);第二種方法需要生成完整的哈夫曼樹(shù),會(huì)產(chǎn)生大量的節(jié)點(diǎn),且需遍歷哈夫曼樹(shù)獲取哈夫曼編碼,資源占用多,實(shí)現(xiàn)較為麻煩。本文基于軟件實(shí)現(xiàn)[4]時(shí),使用哈夫曼樹(shù),會(huì)提出一種適用于硬件并行實(shí)現(xiàn)的新數(shù)據(jù)結(jié)構(gòu)——字符池,通過(guò)對(duì)字符池的頻數(shù)屬性比較和排序來(lái)決定各個(gè)字符節(jié)點(diǎn)在字符池中的歸屬。配置字符池的同時(shí)逐步生成
- 關(guān)鍵字: verilog 哈夫曼編碼 字符池 FPGA 201712
基于Verilog語(yǔ)言的等精度頻率計(jì)設(shè)計(jì)

- 引言 傳統(tǒng)測(cè)量頻率的方法主要有直接測(cè)量法、分頻測(cè)量法、測(cè)周法等,這些方法往往只適用于測(cè)量一段頻率,當(dāng)被測(cè)信號(hào)的頻率發(fā)生變化時(shí),測(cè)量的精度就會(huì)下降。本文提出一種基于等精度原理的測(cè)量頻率的方法,在整個(gè)頻率測(cè)量過(guò)程中都能達(dá)到相同的測(cè)量精度,而與被測(cè)信號(hào)的頻率變化無(wú)關(guān)。本文利用FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的高速數(shù)據(jù)處理能力,實(shí)現(xiàn)對(duì)被測(cè)信號(hào)的測(cè)量計(jì)數(shù);利用單片機(jī)的運(yùn)算和控制能力,實(shí)現(xiàn)對(duì)頻率、周期、脈沖寬度的計(jì)算及顯示?! 〉染葴y(cè)量原理等精度測(cè)量的一個(gè)最大特點(diǎn)是測(cè)量的實(shí)際門(mén)控時(shí)間不是一個(gè)固定值,而
- 關(guān)鍵字: Verilog FPGA
verilog-a介紹
您好,目前還沒(méi)有人創(chuàng)建詞條verilog-a!
歡迎您創(chuàng)建該詞條,闡述對(duì)verilog-a的理解,并與今后在此搜索verilog-a的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)verilog-a的理解,并與今后在此搜索verilog-a的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
