- 采用先進半導(dǎo)體工藝,結(jié)構(gòu)化ASIC平臺可以提供更多經(jīng)預(yù)定義、預(yù)驗證和預(yù)擴散的金屬層,并支持各種存儲器接口,能簡化接口設(shè)計和時序問題。本文詳細介紹了結(jié)構(gòu)化ASIC平臺的這些特點和性能。 最新的ASIC設(shè)計架構(gòu)能夠大大
- 關(guān)鍵字:
ASIC 架構(gòu) 對比分析
- 結(jié)構(gòu)化專用集成電路(structured ASIC)對設(shè)計工程師而言還是一個新名詞,然而目前已經(jīng)有多家公司正計劃涉足這一領(lǐng)域。快速硅解決方案平臺(ISSP)是一種結(jié)構(gòu)化ASIC解決方案,該技術(shù)適合于高速ASIC設(shè)計,這是因為ISSP可以
- 關(guān)鍵字:
ISSP ASIC 方案
- 0 引言 統(tǒng)一潮流控制器(Unified Power Flow Con-troller,簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動的設(shè)備,它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時又不至于過負荷??刂葡到y(tǒng)是UPFC的核
- 關(guān)鍵字:
IP 設(shè)計 控制器 UPFC FPGA 基于
- ASIC與ARM的“強手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛,可以從ASIC到MCU,而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術(shù),盡管它的設(shè)計非常昂貴,并且所需世界要花費數(shù)年,但這依然不影響它的巨大市場潛力。相比而言,單片機方案就便宜得
- 關(guān)鍵字:
聯(lián)合 強手 ARM ASIC
- 毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場需求來決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場推動的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
- 關(guān)鍵字:
探討 規(guī)劃設(shè)計 網(wǎng)絡(luò) 承載 IP
- 摘要 為降低FPGA實現(xiàn)3電平SVPWM算法的復(fù)雜性,減小SVPWM模塊所占用的資源,文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系,采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設(shè)計,并封裝成IP核以方便
- 關(guān)鍵字:
SVPWM Nios Core IP
- 摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范,設(shè)計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計的方法,功能符合Avalon總線的讀寫傳輸時序,具有完備的步進電機驅(qū)動能力。仿真結(jié)果表明,該IP核具有
- 關(guān)鍵字:
IP 設(shè)計 實現(xiàn) 控制器 電機 Nios II 步進 基于
- 摘要:星載計算機系統(tǒng)處于空間輻照環(huán)境中,可能會受到單粒子翻轉(zhuǎn)的影響而出錯,三模冗余就是一種對單粒子翻轉(zhuǎn)有效的容錯技術(shù)。通過對三模冗余加固電路特點的分析,提出了在ASIC設(shè)計中實現(xiàn)三模冗余的2種方法。其一是通
- 關(guān)鍵字:
方法 實現(xiàn) 設(shè)計 ASIC 余在
- 毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場需求來決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場推動的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
- 關(guān)鍵字:
分析 規(guī)劃設(shè)計 網(wǎng)絡(luò) 承載 IP
- ATM可以提供空前的可伸縮性和性價比,以及對將來的實時業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系,即LAN和WAN,建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上,因此,ATM的成功及Internet
- 關(guān)鍵字:
技術(shù) 介紹 兼容 IP 網(wǎng)絡(luò) ATM
- 基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計,1 引言 文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。一
- 關(guān)鍵字:
FSPLCSOC 模塊 設(shè)計 微處理器 技術(shù) IP 復(fù)用 SOC 基于
- MCUUSB設(shè)備控制器IP核的設(shè)計,摘要:用硬件描述語言verilog HDL設(shè)計實現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡要介紹了設(shè)計的背景,重點對自主研發(fā)的將MCUUSB控制器集成于一個芯片的設(shè)計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
- 關(guān)鍵字:
設(shè)計 IP 控制器 設(shè)備 MCU&USB
- 使用新SRAM工藝實現(xiàn)嵌入式ASIC和SoC的存儲器設(shè)計,基于傳統(tǒng)六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設(shè)計中使用ASIC/SoC實現(xiàn)的開發(fā)人員所采用的利器,因為這種存儲器結(jié)構(gòu)非常適合主流的CMOS工藝流程,不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
- 關(guān)鍵字:
SoC 存儲器 設(shè)計 ASIC 嵌入式 SRAM 工藝 實現(xiàn) 使用
- FPGA入門知識,什么是FPGA?FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路
- 關(guān)鍵字:
fpga ASIC 什么意思
- 摘要:介紹了一種用于高級型數(shù)碼相機的彩色TFT液晶顯示控制電路的設(shè)計。文中首先簡單給出了控制電路的設(shè)計要求,然后重點介紹電路中各模塊的設(shè)計以及FPGA驗證。整個電路作為數(shù)碼相機專用集成電路芯片的一部分采用TSM
- 關(guān)鍵字:
ASIC 實現(xiàn) 電路設(shè)計 控制 TFT 液晶顯示 彩色
asic ip介紹
您好,目前還沒有人創(chuàng)建詞條asic ip!
歡迎您創(chuàng)建該詞條,闡述對asic ip的理解,并與今后在此搜索asic ip的朋友們分享。
創(chuàng)建詞條