EEPW首頁(yè) >>
主題列表 >>
誤碼率測(cè)試儀
誤碼率測(cè)試儀 文章 進(jìn)入誤碼率測(cè)試儀技術(shù)社區(qū)
集成式比特誤碼率測(cè)試儀在FPGA中的應(yīng)用
- 隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用，相應(yīng)的高速串行信號(hào)質(zhì)量的測(cè)試也越來越頻繁和重要。通常用示波器觀察信號(hào)波形、眼圖、抖動(dòng)來衡量信號(hào)的質(zhì)量，Xilinx提供的
- 關(guān)鍵字： FPGA 集成式 比特 誤碼率測(cè)試儀
基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)
- 介紹一種利用Altera公司Cyclone II系列FPGA和第2代軟核處理器Nios II的誤碼率測(cè)試儀的設(shè)計(jì)方法。該測(cè)試儀能夠滿足通信速率在40～175 Mbps的通信線路的誤碼率測(cè)量及通信質(zhì)量評(píng)估的要求，具有體積小、功耗低、成本低、測(cè)量靈活和易于軟硬件升級(jí)、硬件可重構(gòu)等優(yōu)勢(shì)，有著很高的實(shí)用價(jià)值和參考價(jià)值。
- 關(guān)鍵字： SOPC 誤碼率測(cè)試儀 設(shè)計(jì)技術(shù)
| 共2條 1/1 1 |
誤碼率測(cè)試儀介紹
您好，目前還沒有人創(chuàng)建詞條誤碼率測(cè)試儀!
歡迎您創(chuàng)建該詞條，闡述對(duì)誤碼率測(cè)試儀的理解，并與今后在此搜索誤碼率測(cè)試儀的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)誤碼率測(cè)試儀的理解，并與今后在此搜索誤碼率測(cè)試儀的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473