時鐘文章進入時鐘技術(shù)社區(qū)

ADI AD9547網(wǎng)絡(luò)時鐘發(fā)生與同步方案

AD9547是雙路/四路輸入網(wǎng)絡(luò)時鐘發(fā)生器/同步器,能為許多系統(tǒng)包括同步光網(wǎng)絡(luò)(SONET/SDH)提供同步.輸入基準頻率從1 kHz 到750 MHz,頻率監(jiān)視1ppm,輸出頻率高達450MHz,主要應(yīng)用在網(wǎng)絡(luò)同步,OC-192的SONET/SDH時鐘,無線基站
關(guān)鍵字：同步方案發(fā)生時鐘 AD9547 網(wǎng)絡(luò) ADI

安森美時鐘管理產(chǎn)品系列增加新的時鐘和數(shù)據(jù)驅(qū)動IC

　　應(yīng)用于綠色電子產(chǎn)品的首要高性能、高能效硅方案供應(yīng)商安森美半導(dǎo)體(宣布擴充公司的時鐘驅(qū)動器系列，推出NB7L585、NB7L585R、NB7V585M和NB7V586M差分2：1多工器輸入至1：6器件，以及帶均衡功能的NB6HQ14M和NB7HQ14M 1：4扇出時鐘/數(shù)據(jù)驅(qū)動器。　　NB6HQ14M和NB7HQ14M高性能差分1：4電流模式邏輯(CML)時鐘驅(qū)動器中集成了可選擇的均衡器接收器。當與工作數(shù)據(jù)率高達6.5 Gbps或10 Gbps的數(shù)據(jù)通道串聯(lián)布置時，輸入將補償退化的信號，輸出4個
關(guān)鍵字：安森美時鐘數(shù)據(jù)驅(qū)動IC

日歷時鐘和存儲電路及鍵盤和顯示電路

日歷時鐘和存儲電路
　　如下圖所示，由EEPROM24C256和日歷時鐘芯片PCF8563組成。24C256是一款低電壓、串行接口，容量為256K的存儲器，用于存儲測量的血壓值。PCF8563是PHILIPS公司推出的一款工業(yè)級內(nèi)含I2C總線的具
關(guān)鍵字：電路鍵盤顯示存儲時鐘日歷

基于HyperLynx的高速PECL交流耦合時鐘

隨著電子技術(shù)的不斷發(fā)展，數(shù)據(jù)的傳輸速度越來越快，高速時鐘的應(yīng)用日益廣泛，如何保證時鐘在高速跳變過程中的信號完整性、抖動、功耗等問題，已逐漸成為關(guān)注的問題。傳統(tǒng)的時鐘設(shè)計方法大多依靠經(jīng)驗和理論計算，但是隨著時鐘頻率越來越高，時鐘的電磁環(huán)境日趨復(fù)雜，時鐘的傳輸線效應(yīng)、過沖／欠沖、反射、振鈴效應(yīng)、趨膚效應(yīng)都成為影響時鐘設(shè)計的關(guān)鍵因素，只有使用現(xiàn)代科技手段，利用計算機的強大計算能力進行仿真才能夠保證時鐘電路設(shè)計成功。 HyperLynx是Mentor(Graphics開發(fā)的一款板級信號完整性的仿真工具。它可以進行
關(guān)鍵字： HyperLynx PECL 交流耦合時鐘

CAN標準中的時鐘容差修正建議

CAN是事件觸發(fā)的通信協(xié)議，它
關(guān)鍵字： CAN 時鐘

控制板級時鐘分配期間出現(xiàn)的 EMI

控制板級時鐘分配期間出現(xiàn)的 EMI,今天，我們來談?wù)勊须娮酉到y(tǒng)都存在的一種常見問題――電磁干擾也即 EMI，并側(cè)重討論時鐘的影響。從廣義來講，EMI 是中斷、阻礙或者降低電子器件有效性能的所有電磁干擾。其產(chǎn)生的方式有兩種：1）通過存在于信號之
關(guān)鍵字：出現(xiàn) EMI 期間分配時鐘控制板電磁干擾 (EMI) 降低、展頻時鐘 (SSC) 時鐘分布時鐘樹設(shè)計降噪德州儀器 TI

FPGA的時鐘頻率同步設(shè)計

FPGA的時鐘頻率同步設(shè)計,引言
網(wǎng)絡(luò)化運動控制是未來運動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點間的時間同步精度提出了更高的要求。如造紙機械，運行速度為1 500～1 800m／min，同步運行的電機之間1μs的時間同步誤差將
關(guān)鍵字：設(shè)計同步頻率時鐘 FPGA

C8051 F1 20與RS422息線的時鐘同步技術(shù)

引言
由于指令的速度不斷加快，單片機在各個方面的性能大為提高，比如多個單片機之間的時鐘同步。Silicon Labs公司的C8051F系列單片機的執(zhí)行速度最高可以達到100MIPS，這使得更高精度的時鐘同步成為可能。時
關(guān)鍵字：同步技術(shù) 時鐘 RS422 F1 C8051

自動反饋調(diào)節(jié)時鐘恢復(fù)電路設(shè)計

自動反饋調(diào)節(jié)時鐘恢復(fù)電路設(shè)計,0 引言
信息技術(shù)的迅猛發(fā)展使得人們對數(shù)據(jù)傳輸交換的速度要求越來越高，因此，各種高速接口總線規(guī)范應(yīng)運而生，從USBl．1到USB3．0，從PATA到SATA，從PCI總線到PCI―Express，其接口總線速度也由最初的Kbyte發(fā)展
關(guān)鍵字：恢復(fù) 電路設(shè)計時鐘調(diào)節(jié) 反饋自動 PLL 時鐘恢復(fù) 自動反饋 CDR 高速串行總線

德州儀器推出業(yè)界最小正弦至正弦波時鐘緩沖器

　　日前，德州儀器 (TI) 宣布推出業(yè)界最小型 4 通道、低功耗、低抖動正弦至正弦波時鐘緩沖器。作為正弦波時鐘緩沖器系列產(chǎn)品中的首款產(chǎn)品，CDC3S04 可取代多達 3 顆具有相同頻率的獨立溫度補償晶體振蕩器 (TCXO)，從而可將板級空間與材料單 (BOM) 成本銳降近 50%。設(shè)計人員可將 CDC3S04 用于各種移動應(yīng)用中，其中包括手機 (UMTS/WCDMA/GSM)、智能電話、移動因特網(wǎng)設(shè)備 (MID)、超移動 PC (UMPC)、導(dǎo)航設(shè)備以及全球定位系統(tǒng) (GPS)。　　CDC3S0
關(guān)鍵字： TI 時鐘緩沖器 CDC3S04

基于GPS時鐘的打鈴儀設(shè)計

引言
長期以來，學(xué)校、工廠等單位常用的打鈴儀多采用單片機計時，計時誤差每天達0．5 s，日積月累走時誤差會達數(shù)分鐘，甚至十多分鐘，給管理造成不便。近幾年來，高校、企業(yè)規(guī)模不斷擴大，多校
關(guān)鍵字： GPS 時鐘打鈴

基于DP標準的擴頻時鐘發(fā)生器系統(tǒng)參數(shù)研究

1 引言
DP(DisplayPort)接口標準旨在尋求代替計算機的數(shù)字視頻接口DVI(Digital Visual Interface)、LCD顯示器的低壓差分信號LVDS(Low Voltage Differential Signal)，作為設(shè)備間和設(shè)備內(nèi)的工業(yè)標準，并在若干領(lǐng)
關(guān)鍵字：系統(tǒng) 參數(shù) 研究發(fā)生器時鐘 DP 標準擴頻基于 LCD

時鐘產(chǎn)品分類

　　時鐘按功能分，可分為多頻、EMI削減、低功耗小尺寸、高性能低相位抖動、時鐘分配等(如圖1)。　　多頻：就是在同一個晶振里可產(chǎn)生不同頻率的時鐘源。例如，晶振本身也許是一個37kHz的，你可以從這個頻率上面去延伸開來，像ATM需要25MHz，SDH需要19.44MHz……這一個器件可產(chǎn)生系統(tǒng)里需要的所有頻率，并且這些頻率之間可以相互沒有任何關(guān)系。　　EMI削減：該器件已擁有多頻器件的所有功能，除此之外，EMI(電磁干擾)削減特點突出。　　低功耗、小尺寸：主要針對
關(guān)鍵字： Cypress 時鐘 EMI 低功耗

高性能時鐘產(chǎn)品趨勢漫談

當前，時鐘產(chǎn)品的推出速度越來越快，時鐘需要滿足的標準也在不斷發(fā)展，時鐘需要更高的性能、更高的精度，系統(tǒng)尺寸也需要越來越小，在存儲、通信與網(wǎng)絡(luò)、上網(wǎng)本、開關(guān)穩(wěn)壓器的相位同步、FPGA等方面的應(yīng)用成為熱門。
關(guān)鍵字： Cypress 時鐘計時抖動 EMI削減可編程 200909

共288條 15/20 |‹ « 11 12 13 14 15 16 17 18 19 20 »

時鐘介紹

時鐘的概念多用于數(shù)字語音交換機，因為數(shù)字交換對于以時隙為單位的交換單位而言，其時間性的重要程度非常高。為保證交換機的正常工作，每套交換系統(tǒng)都必須配置精度極高的時鐘發(fā)生器，用于交換系統(tǒng)內(nèi)部工作。系統(tǒng)內(nèi)部的時鐘一般稱為內(nèi)時鐘。如果兩套交換系統(tǒng)協(xié)調(diào)工作，那么必須要在兩套系統(tǒng)之家，也就是兩個內(nèi)時鐘之間進行協(xié)調(diào)，保證兩個時鐘同步工作，這就是時鐘同步，對于每套系統(tǒng)的內(nèi)時鐘而言，另一套系統(tǒng)的內(nèi)時鐘即為外時鐘 [ 查看詳細 ]