Verilog HDL基礎知識3之抽象級別

• Verilog可以在三種抽象級別上進行描述：行為級模型、RTL級模型和門級模型。行為級（behavior level）模型的特點如下。1、它是比較高級的模型，主要用于testbench。2、它著重于系統(tǒng)行為和算法描述，不在于系統(tǒng)的電路實現(xiàn)。3、它不可以綜合出門級模型。4、它的功能描述主要采用高級語言結構，如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級（register tr
• 關鍵字： FPGA  verilog HDL  抽象級別