- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞：數字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(huán)(DPLL)
- VirtexE系列是XILINX公司生產的新型FPGA芯片，可用來進行數十萬邏輯門級的系統設計和百兆赫茲級的高速電路設計。
- 關鍵字：
FPGA 50E XCV 50
- 介紹了一種基于ALTERA公司大規(guī)?？删幊踢壿嬈骷﨓PF10K10的多功能光柵尺處理品電路。敘述了該電路的主要電路――四倍頻細分、辨向電路、計數電路、接口處理電路的設計原理，風時給出了詳細的電路和仿真波形。
- 關鍵字：
FPGA 光柵 信號 模塊
- 摘 要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量
在現代數字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現寬頻段高精度數字頻率計的設計。
圖1 同步測周期計數器
- 關鍵字：
FPGA VHDL 頻率計 周期測量
- 在過去，想獲得更隹的嵌入式產品功能，設計者想到的不二法門往往是采用更新一代的晶片制程技術，要不然，這樣的硬體設計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準
- 關鍵字：
嵌入式 FPGA DSP
- 2004年8月A版
Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%，邏輯容量大了三倍多，可滿足低成本大批量應用需求。
市場驅動力
隨著低復雜度FPGA器件成本的不斷下降，具有靈活性和及時面市優(yōu)勢的FPGA與 ASIC相比更有競爭性，在數字消費市場上的應用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬片，在全球擁有3,000多位客戶，對大批量低成本數字消費市場有著巨大的影響，該市場消納了三分之一的器件
- 關鍵字：
FPGA 嵌入式
- 嵌入式系統中FPGA的被動串行配置方式,介紹一種在嵌放式系統中使用微處理器被動串行配置方式實現對FPGA配置的方案，將系統程序及配置文件存在系統Flash中，利用微處理器的I/O口產生配置時序，省去配置器件；討論FPGA的各種配置方式及各種配置文件的使用。
- 關鍵字：
配置 方式 串行 被動 系統 FPGA 嵌入式
- 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點，給出了用ACEX 1K系列器件EP1K10TC144－1實現數字頻率合成器的工作原理、設計思路、電路結構和仿真結果。
- 關鍵字：
FPGA 數字頻率合成器
- 介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學模塊提供時間基準而設計的一種新型高頻時鐘扇出電路。
- 關鍵字：
FPGA 高頻時鐘 分頻 分配
fpga 介紹
您好，目前還沒有人創(chuàng)建詞條 fpga !
歡迎您創(chuàng)建該詞條，闡述對 fpga 的理解，并與今后在此搜索 fpga 的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
