圖 1 ：消費設備的 HDD 外形比較

    硬盤驅動器制造商可以采用許多前沿技術來獲得便攜式磁盤驅動器設計，從而實現(xiàn)所需的改進。僅僅縮小磁盤驅動器的尺寸就能減少部分功耗，在機械組件中使用更輕的材料能進一步提高能量效率。然而，在能夠控制驅動器運轉和管理數(shù)據(jù)路徑的電子設備的設計和生產(chǎn)中所取得的進步，最有可能在實現(xiàn)所需的尺寸和功率改進中扮演最重要的角色。 HDD （硬盤驅動器）電子器件市場的領導者——杰爾系統(tǒng)目前處于有利地位，將提供實現(xiàn)這些改進，并將其整合到多種消費電子應用中所需的設計和技術進步。

    硬盤驅動器電子器件中的能量效率改進可以在三個主要方面得以解決——單硬盤驅動器集成電路的處理技術和設計進步、電子平臺的架構更改和為消費電子中的內(nèi)容管理需求定制的電源管理策略。在某種程度上，每個方面的選擇都涉及成本與性能之間的平衡，但所有這三個方面的改進整合起來將能節(jié)省大量的電力。

    工藝技術和數(shù)字設計方面的進步


    硅工藝技術在為電池驅動的硬盤驅動器設備開發(fā)低功率電子組件方面扮演著關鍵角色。這些組件必須具有低待機功率和低運行功率，同時仍能提供較高的面位密度所需的先進模擬和復雜數(shù)字信號處理。僅僅使用低性能版本的臺式電腦級存儲組件還不足以提供合乎要求的功率性能。硬盤驅動器需要采用最先進的組件來保持其傳統(tǒng)趨勢——提供比閃存等在光刻方面受到限制的技術更高的面位密度和更快的每位成本擴展。

    例如，開發(fā)新讀取信道電子器件（將模擬信號讀取從磁盤轉換到電腦或消費電子能處理的數(shù)字數(shù)據(jù)）的挑戰(zhàn)是有效支持與提供更高信噪比（ SNR ）性能相關的邏輯復雜性中的幾何增長。幸運的是，光刻推動的器件和互連的幾何尺寸將繼續(xù)提供當前期望的 邏輯門密度增加和相關的每邏輯成本功能的降低 。器件幾何尺寸下降的均衡是晶體管‘關'電流的指數(shù)增長，將待機功率推向錯誤的方向。然而針對低待機功率而優(yōu)化的 CMOS 技術目前已經(jīng)大量上市。這些低功率工藝技術在柵寬、工作電壓和柵氧化物厚度等器件尺寸上通常比最先進的 MPU 技術落后一至兩代，而在目前推動器件邏輯門密度和每邏輯成本功能的互連布線間距方面保持同等水平。

    這些低功率技術現(xiàn)在已經(jīng)成為硅工藝技術的重要推動力。這些技術第一次引領晶圓代工業(yè)進入下一個主要工藝技術節(jié)點—— 65 納米。接下來，下一次將主要推出的新 材料組 ——使用金屬柵電極的高柵 電介質(zhì)——預計將率先在這些低功率技術中采用。該功能將降低所需有效柵氧化物的厚度，同時避免過度漏電，相反將導致更多傳統(tǒng)柵和柵電介質(zhì)材料的性能下降。

    此外，還有其它需要考慮的因素。當今的“低功率”技術在可能平方級地降低器件工作功率的電源電壓降低方面進展緩慢。數(shù)字設計小組必須更加努力地通過架構方式對功率進行管理。但這種較高的電壓對模擬電路設計師來說很有幫助，他們需要該電壓空間來建立讀取信道。

    可以訪問多個器件門限值的數(shù)字設計小組能夠更加有效地針對目標性能來優(yōu)化漏電功率。數(shù)字小組能夠明智地使用低門限值器件來實現(xiàn)遞增的性能改進，而模擬小組則能使用這些相同的低門限值器件來為受電壓限制的電路提供更多空間。

    三阱（ Triple-well ）是另一種能夠使數(shù)字設計師和模擬設計師都從中受益的 CMOS 技術。三阱通常被模擬設計師用來隔離電路和降低基底噪音以提高信噪比性能，它在用于反向偏置器件阱時能夠降低漏電。雖然要求額外的掩膜板，三阱通常仍是高性能混合信號器件的典型工藝程序的一部分，因此可以“免費”供數(shù)字設計師使用。

    除芯片制造以外，節(jié)電也可以通過更加嚴格的數(shù)字電路設計來實現(xiàn)，就象杰爾系統(tǒng)芯片設計師在手機電子器件中所做過的一樣。通過更好的設計庫和模型，電路設計師能夠以功耗為重點對器件特性進行優(yōu)化。他們還能在電路布局時定制功率耗散，從而使尋跡和由此耗散的能量減少到最低。使用動態(tài)電壓調(diào)整或多個門限值和電源，能夠幫助在不需要運行的集成電路區(qū)域降低功耗。