摘要： 本文論述了飛思卡爾公司32位處理器MPC5200B的PCI接口設(shè)計(jì)要點(diǎn)，闡述了PCI仲裁器邏輯擴(kuò)展設(shè)計(jì)及方法。經(jīng)過CPLD仿真及實(shí)際應(yīng)用證明，該電路設(shè)計(jì)正確，針對MPC5200B有效地?cái)U(kuò)展了PCI仲裁器邏輯，增加了PCI總線上主設(shè)備個數(shù)。

關(guān)鍵詞： PCI仲裁器；邏輯擴(kuò)展；MPC5200B

PCI總線是現(xiàn)今最為流行的控制總線之一，它廣泛地應(yīng)用在計(jì)算機(jī)中，目前嵌入式設(shè)備中的很多解決方案都包含了PCI總線。在多主設(shè)備的PCI系統(tǒng)應(yīng)用中，必須為各個主設(shè)備提供仲裁授權(quán)信號。為了使PCI設(shè)備能夠更方便地應(yīng)用在嵌入式系統(tǒng)中，本文介紹一種基于飛思卡爾MPC5200B的低成本PCI總線仲裁器邏輯擴(kuò)展的設(shè)計(jì)方法，此方法可以在已有的PCI仲裁器的基礎(chǔ)上，實(shí)現(xiàn)擴(kuò)展PCI總線上主設(shè)備的個數(shù)，從而滿足多PCI設(shè)備的設(shè)計(jì)要求，提高系統(tǒng)的擴(kuò)展性要求，在體積、功能、成本等諸多方面都有很好的應(yīng)用前景。

MPC5200B

飛思卡爾公司的MPC5200B是基于PowerPC架構(gòu)下的一款性能卓越的微處理器。它具有760MIPS、帶浮點(diǎn)運(yùn)算單元(FPU)、低功耗等特點(diǎn)。該處理器采用高性能的e300內(nèi)核，集成了高性能存儲控制器、中斷控制器、DMA控制器、PCI控制器、以太網(wǎng)控制器以及USB、CAN 2.0A/B、I2C等豐富的接口。其結(jié)構(gòu)框圖如圖1所示。

圖1 MPC5200B 框圖

MPC5200B能夠快速提供數(shù)據(jù)吞吐和處理。集成的 BestComm DMA控制器可降低主e300核心傳送I/O密集數(shù)據(jù)的負(fù)荷。集成的雙倍數(shù)據(jù)速率(DDR)內(nèi)存控制器的有效內(nèi)存總線速度達(dá)到266MHz，能夠?qū)崿F(xiàn)高速數(shù)據(jù)訪問。 BestComm DMA 控制器和DDR內(nèi)存支持的高速PCI 接口能夠?qū)崿F(xiàn)高速數(shù)據(jù)輸入和輸出。
MPC5200B內(nèi)部集成了一個PCI總線仲裁器，但其仲裁只支持兩個外部PCI主設(shè)備(包含MPC5200B的PCI模塊)。為了增加PCI主設(shè)備，我們必須對PCI仲裁器進(jìn)行擴(kuò)展。
　　
PCI總線仲裁

PCI總線是一種共享式的總線，可以連接多個主設(shè)備，但由于數(shù)據(jù)傳輸?shù)莫?dú)享性，每一時刻只能由一個主設(shè)備占用總線。因此，為了有效地利用PCI總線帶寬，總線上必須設(shè)置一個仲裁器。

每個具有主設(shè)備功能的PCI設(shè)備必須提供兩個與仲裁有關(guān)的信號：REQ#(請求總線信號)和GNT#(總線授權(quán)信號)。由需要發(fā)起PCI傳輸事務(wù)的設(shè)備發(fā)出REQ#信號，由PCI總線仲裁器裁決后給出GNT#信號。接到GNT#信號的PCI設(shè)備將在下一次總線空閑后開始操作。

PCI總線仲裁的裁決過程可以在PCI傳輸期間完成，并不占用PCI總線的帶寬，這被稱為隱式仲裁：即需要發(fā)起PCI操作的設(shè)備可以隨時發(fā)出請求REO#，PCI仲裁器立即批準(zhǔn)該請求并給出GNT#。但實(shí)際的傳輸過程一定要等到當(dāng)前傳輸完畢、線空閑后才可以開始。
  
具體設(shè)計(jì)及仿真

以MPC5200B外擴(kuò)兩個主PCI設(shè)備為例，依據(jù)PCI仲裁原理及MPC5200B PCI控制器接口，邏輯擴(kuò)展方式如圖2所示。其中邏輯單元(Logic Unit)就是本文詳細(xì)闡述的部分。

圖2 MPC5200B PCI仲裁邏輯擴(kuò)展示意圖

MPC5200B含有一個片上PCI總線仲裁器，現(xiàn)在需要對外擴(kuò)展其仲裁功能，以滿足多主PCI設(shè)備的需求。

對于外擴(kuò)PCI主設(shè)備而言，有兩對REQ#和GNT#信號需要和MPC5200B片上PCI仲裁器進(jìn)行通訊；對于MPC5200B而言，邏輯單元就是它一對一的主PCI設(shè)備，通訊信號為相關(guān)的PCI總線控制信號。邏輯單元電路如圖3所示。

圖3 MPC5200B PCI仲裁邏輯擴(kuò)展電路

圖3b MPC5200B PCI仲裁邏輯擴(kuò)展電路（續(xù)）

PCI總線復(fù)位信號對邏輯電路復(fù)位后，如果僅有一個總線請求，則相對應(yīng)的總線授權(quán)信號MASTER_GNT通過由此總線請求控制的MUX進(jìn)行輸出，實(shí)現(xiàn)總線“請求-授權(quán)”過程。

如果兩PCI外設(shè)同時產(chǎn)生總線請求信號REQ0#和REQ1#，則DR(Dual Require)信號配合PCI_PRAME和PCI_CLK，鎖住NG(Next Grant)信號的更新，直到當(dāng)前幀傳輸完畢。

由圖4可以看出，仿真環(huán)境模擬了一個設(shè)備申請和兩個設(shè)備同時申請的情況，并分別給出了總線授權(quán)信號(GNT)，驗(yàn)證了仲裁器擴(kuò)展邏輯的正確性。

圖4 MPC5200B PCI仲裁邏輯擴(kuò)展電路仿真

結(jié)語

PCI總線協(xié)議抽象性很強(qiáng)，且時序邏輯復(fù)雜。本文采用簡單的邏輯設(shè)計(jì)實(shí)現(xiàn)了對于PCI仲裁器擴(kuò)展，已經(jīng)在CPLD中實(shí)現(xiàn)，成功應(yīng)用于MPC5200B的PCI仲裁器邏輯擴(kuò)展。

參考文獻(xiàn)：
1.  MPC5200B User’s manual. Rev.1
2.  PCI Local Bus Specification. Rev 2.2