Cadence的新“錦囊”減少了采用功能驗證方法學(xué)的風(fēng)險和時間
——
“Cadence SoC功能驗證‘錦囊’正是我們進行當(dāng)前功能豐富的SoC設(shè)計時所必需的,” Kairos Logic公司首席技術(shù)官Chang-Soo Kim表示,“在使用這個錦囊的過程中,通過它預(yù)先構(gòu)建的驗證環(huán)境、IP和工作實例,我們能看到它節(jié)約的大量時間。我們認為這個使用驗證專家的交付機制,是通過完備的Incisive 從計劃到完整的覆蓋率驅(qū)動的方法學(xué),從而確保風(fēng)險降低的極好途徑?!?
Cadence的這個新錦囊可以解決工程師在設(shè)計和驗證SoC設(shè)計時面臨的關(guān)鍵挑戰(zhàn):確保設(shè)計的全面驗證、促進復(fù)用、管理當(dāng)今SoC中典型的低功耗模式,確保依賴硬件而定的軟件覆蓋率,并在非常緊迫的上市時間期限內(nèi)完成驗證。
“SoC設(shè)計的功能驗證是我們在半導(dǎo)體和系統(tǒng)方面的合作伙伴目前面臨的最困難和耗時的挑戰(zhàn)之一,”ARM處理器部門執(zhí)行副總裁兼總經(jīng)理Graham Budd表示,“通過錦囊以及與ARM的合作,Cadence SoC功能驗證‘錦囊’可直接解決這些挑戰(zhàn),并幫助我們共同的客戶更高效地將產(chǎn)品推向市場。”
該錦囊中包含的適用性咨詢服務(wù),可以為執(zhí)行模塊、集成、全芯片和SoC的可預(yù)測和可重復(fù)性驗證提供完整和交互式指導(dǎo),并幫設(shè)計團隊快速容易地采納Cadence Incisive® 從計劃到閉合方法學(xué)。
SoC功能驗證“錦囊”包括來自Cadence和第三方的設(shè)計和驗證IP,包括ARM968E-S™處理器的一個精確的高速模型、包括互連和外設(shè)的AMBA® PrimeCell IP®、ARM® RealView® Development Suite調(diào)試器、來自ChipIdea的USB 2.0、及WiPro的 802.11。該錦囊包括三個主要的流程:架構(gòu)、RTL模塊到芯片、系統(tǒng)級。用戶可以將整個錦囊實現(xiàn)為一個集成的流程,或單獨選擇流程。其中還包含13個workshop模塊和40余個hands-on lab,工程師可以使用它們來不斷地提高驗證生產(chǎn)力。
“由于當(dāng)今的無線和消費芯片設(shè)計變得日趨復(fù)雜,設(shè)計團隊正面臨日益增長的壓力,需要應(yīng)用更高效的驗證方法和技術(shù),”Cadence驗證部門執(zhí)行副總裁兼總經(jīng)理Moshe Gavrielov表示,“SoC功能驗證錦囊提供了一種覆蓋整個驗證過程的解決方案,簡化了設(shè)計和驗證團隊對先進驗證方法的采用?!?
Cadence Incisive Plan-to-Closure Methodology在今年第四季度將支持Open Verification Methodology,OVM,OVM基于Cadence的Incisive Plan-to-Closure URM模塊和Mentor的先進驗證方法學(xué)模塊。
評論