3 估算算法包括三個步驟：

　　1. 提取出校準(zhǔn)信號，并采用LMS算法在子ADC輸出端消除校準(zhǔn)信號，產(chǎn)生時間離散信號x₀和x₁。這一算法要求在校準(zhǔn)頻率上施加數(shù)字余弦/正弦參考信號。余弦波信號的產(chǎn)生可使用大小為4K (實際中K<64)的小規(guī)模查找表(LUT)來實現(xiàn)，而正弦波信號則可通過簡單地延時K值由余弦波信號來產(chǎn)生。

　　2. 如圖2所示，使用LMS算法，可從提取出的x₀和x₁信號中相應(yīng)地估算出系數(shù)h₀和h₁。

　　3. 從等式3中得到的線性方程組中可計算出增益和時序誤差。

　　估算完成后，增益和時序誤差被輸入到數(shù)字校準(zhǔn)引擎，使用簡單的數(shù)字乘法器可對增益進(jìn)行補償，時序誤差的校準(zhǔn)可采用修正的小數(shù)延時濾波器完成，通過使用多相和對稱方法可降低濾波器實現(xiàn)的復(fù)雜度。估算和校準(zhǔn)引擎都在子ADC采樣速率下運行，估算模塊還可以采用降采樣的方案以便進(jìn)一步優(yōu)化。

　　4 概念驗證

　　可以使用圖3中所示的測試設(shè)置產(chǎn)生包含下述特性的復(fù)合測試信號：

　　• 中心為300 MHz的一路TM3.1、20 MHz LTE載波

　　• 253.44 MHz、-35 dBFS校準(zhǔn)正弦波，對應(yīng)于S=1、K=8、P=2K，

　　由于該測試設(shè)置具有低噪聲和高線性度D/A轉(zhuǎn)換器以及數(shù)控可變增益放大器(DVGA)，因此擁有非常高的動態(tài)范圍。這里采用了集成有高分辨率可調(diào)增益和時序誤差功能的商用14位/500Msps TIADC。ADC原始數(shù)據(jù)通過FPGA進(jìn)行采集，并使用Matlab軟件和IDT公司的校準(zhǔn)算法來處理這些數(shù)據(jù)。TIADC的增益和時序誤差分別被設(shè)置為大約0.5dB和5ps，以便對最差情況進(jìn)行仿真。

　　圖4所示為校準(zhǔn)前、后的數(shù)據(jù)功率譜圖。LTE載波鏡像在校準(zhǔn)前是-80dBFS，校準(zhǔn)后減小了大約30dB，為-110dBFS水平。校準(zhǔn)信號及其鏡像已經(jīng)被提取和抵消算法完全消除，此性能是在大約200μs收斂時間內(nèi)取得的。

　　校準(zhǔn)信號保持不變，而LTE載波中心頻率則從50 MHz掃頻到400 MHz，以便對頻率行為進(jìn)行評估。如圖5所示，得到的鏡像抑制(image rejection)表明，在兩個第一奈奎斯特區(qū)內(nèi)，動態(tài)范圍的改進(jìn)至少保持了30 dB。正如所預(yù)期的一樣，如果帶寬誤差沒有得到校準(zhǔn)，會導(dǎo)致頻率受到限制，從而使鏡像抑制能力下降。