3. 技術(shù)成熟性和可靠性論述：

FPGA容量不斷擴(kuò)大，價(jià)格更加貼近大眾，同時(shí)大量免費(fèi)的IP庫(kù)和開(kāi)放源碼使基于IP的SoC設(shè)計(jì)成為技術(shù)主流，加速了系統(tǒng)開(kāi)發(fā)過(guò)程。以IEEE802.15.4為PHY和MAC層的ZigBee自2003年發(fā)布規(guī)范以來(lái)，得到了TI、Freescale和Microchip等聯(lián)盟成員的大力支持，解決方案成熟并推向市場(chǎng)應(yīng)用。CMOS技術(shù)在功耗、像素、幀率方面都取得突破，400萬(wàn)以上像素模塊組已普遍應(yīng)用。雖然現(xiàn)在系統(tǒng)整體上定位較高，但隨著技術(shù)進(jìn)步，在不遠(yuǎn)的將來(lái)價(jià)格將不會(huì)是系統(tǒng)大規(guī)模應(yīng)用的主要限制因素。

項(xiàng)目實(shí)施方案

1.方案基本功能框圖及描述

本方案總體結(jié)構(gòu)如下圖所示：

1）定位 分兩個(gè)階段: 相對(duì)節(jié)點(diǎn)定位--采用運(yùn)動(dòng)物體進(jìn)入節(jié)點(diǎn)通信區(qū)域前后射頻能量變化為特征確定運(yùn)動(dòng)物體的最臨近節(jié)點(diǎn)，確定敏感區(qū)域。利用了運(yùn)動(dòng)物體對(duì)無(wú)線電波產(chǎn)生擾動(dòng)的特性。節(jié)點(diǎn)附近的精確定位--利用CMOS攝像機(jī)監(jiān)控區(qū)域小，針對(duì)簡(jiǎn)單二維畫(huà)面，圖像容易做背景過(guò)濾、運(yùn)動(dòng)物體提取處理。

2）跟蹤 發(fā)揮網(wǎng)絡(luò)覆蓋密集特性，在定位基礎(chǔ)上敏感區(qū)域附近節(jié)點(diǎn)相互協(xié)作，共享定位信息，直接利用各節(jié)點(diǎn)覆蓋重疊的優(yōu)勢(shì)跟蹤物體。

3）傳輸 傳輸定位信息和敏感區(qū)域圖像信息，同時(shí)利用視頻壓縮算法，符合ZigBee帶寬要求。

2.需要的開(kāi)發(fā)平臺(tái)

實(shí)現(xiàn)本方案所需要的基本功能、功能接口

構(gòu)建以FPGA為核心的通信處理模塊，要求內(nèi)置一個(gè)32位處理器，加載uCLinux操作系統(tǒng)，驅(qū)動(dòng)兩個(gè)CMOS接口、一個(gè)SPI射頻接口、一個(gè)以太網(wǎng)接口；支持ICAP，能實(shí)現(xiàn)動(dòng)態(tài)重配置；含有多個(gè)DCM；可編程資源豐富，便于實(shí)現(xiàn)硬件加速定位、圖像預(yù)處理、編碼等算法；含有SRAM、DRAM和FLASH；開(kāi)發(fā)良好人機(jī)交互接口。

所需要的目標(biāo)FPGA開(kāi)發(fā)平臺(tái)，簡(jiǎn)述為什么需要此平臺(tái)

目標(biāo)平臺(tái)為Virtex II Pro開(kāi)發(fā)平臺(tái)，主要是因?yàn)椋罕卷?xiàng)目屬于無(wú)線智能監(jiān)測(cè)處理系統(tǒng)，需要硬件處理平臺(tái)具有較高的處理速度和豐富的邏輯資源以實(shí)現(xiàn)無(wú)線協(xié)議、大量的數(shù)據(jù)處理以及智能檢測(cè)算法和圖象處理算法的硬件加速，而Virtex-II Pro XC2VP30含有3萬(wàn)個(gè)Logic cells，8個(gè)DCM，足以勝任本設(shè)計(jì)；本項(xiàng)目需要該開(kāi)發(fā)板中的ICAP協(xié)助重配置開(kāi)發(fā)；另外板上FPGA內(nèi)含有兩個(gè)PowerPC硬核，便于進(jìn)行嵌入式軟件開(kāi)發(fā)和控制流設(shè)計(jì)，足以勝任復(fù)雜的無(wú)線網(wǎng)絡(luò)協(xié)議、實(shí)時(shí)的圖象的處理和傳輸，且為今后在此智能節(jié)點(diǎn)上升級(jí)硬件加速算法和增添其它智能處理內(nèi)容留下極大的空間。

是否需要其它配套的開(kāi)發(fā)工具

需要的開(kāi)發(fā)工具包括MATLAB、ModelSim、XilinxISE、EDK等。