基于FPGA的TDICCD8091 驅動時序電路設計

3.2 時序仿真結果
時序設計采用Altera公司的Quartus Ⅱ作為開發(fā)平臺,EP3C25Q240為硬件平臺??偟臅r序仿真結果如圖5所示,結果表明所有仿真信號滿足2.2節(jié)中的信號要求;圖6為FPGA上測得V1、V2的相位關系,圖7為FPGA上測得H1、H2相位關系,結果表明相位關系正確,能夠保證每個時刻至少有一個高電平和一個低電平,保證像元電荷的正常讀出。



4 結語
時序在硬件電路中成功驅動了TDICCD8091工作,驗證了軟硬件的正確性和準確性。程序設計利用同步時鐘控制全局電路的思想,避免競爭與冒險,提高了程序的可靠性;采用模塊化設計思想提高程序的可重用性、可測試性、可讀性及可維護性;狀態(tài)機的設計方法提高了程序運行的穩(wěn)定性。
評論