国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計

基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計

作者: 時間:2010-07-17 來源:網(wǎng)絡(luò) 收藏

  2 基于器件脈沖展寬電路的特點

  從上面的電路原理圖和時序仿真波形圖可以看出,利用isp器件構(gòu)成的脈沖展寬電路具有如下特點:

  (1)對輸入脈沖信號的寬度適應(yīng)能力較強。最窄可以到ns量級,因其僅與所采用的器件的工作速度有關(guān)。因此,特別適用于對窄脈沖雷達信號進行展寬。

  (2)展寬脈沖的寬度可以根據(jù)需要任意設(shè)定,亦可改變電路(例如與單片機相結(jié)合)使其做到現(xiàn)場實時自動加載。

  (3)展寬脈沖的寬度穩(wěn)定、準(zhǔn)確。因無外接R、C定時元器件,其脈沖寬度僅與所采用的時鐘頻率和器件的性能有關(guān)。

  (4)展寬脈沖的前沿與輸入窄脈沖的前沿之間的延遲時間基本恒定,即這個延遲時間是信號從D1的時鐘輸入端到D1的輸出端Q的延遲時間。

  (5)電路調(diào)試簡單。當(dāng)需要調(diào)整展寬脈沖的寬度時,不需更換元器件,只要將重新設(shè)計、仿真通過后的JED熔絲圖文件,通過加載電纜適時加載到CPLD器件內(nèi)即可。這在對電路進行高、低溫等例行試驗時變得極為簡單、方便和高效。

  從圖1還可以看出,這種單穩(wěn)態(tài)脈沖展寬電路產(chǎn)生的脈寬精度是小于"+"或"-"一個CP時鐘周期。若要提高展寬脈沖寬度的精度,可以采用圖3所示的改進型單穩(wěn)態(tài)脈沖展寬電路,即在圖1電路的基礎(chǔ)上,將進入isp器件的時鐘脈沖信號經(jīng)反相器反相后,作為另一個相同脈寬控制電路的計數(shù)器的時鐘脈沖。

改進型單穩(wěn)態(tài)脈沖展寬電路



關(guān)鍵詞: FPGA CPLD 寬脈沖信號 ISP

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉