51單片機(jī)與FPGA接口的邏輯設(shè)計(jì)
在總線應(yīng)用時,MCS-51單片機(jī)的P0口是作為地址/數(shù)據(jù)總線分時復(fù)用的,因此應(yīng)在總線接口模塊中設(shè)計(jì)一個三態(tài)緩沖器,實(shí)現(xiàn)P0口的三態(tài)接口;又因MCS-51單片機(jī)在訪問外部空間時,它的地址為16位,因此借助地址鎖存使能信號ALE在FPGA中實(shí)現(xiàn)高8位與低8位地址的編碼,組合成16位地址,然后再根據(jù)MCS-51單片機(jī)的讀/寫信號,實(shí)現(xiàn)對FPGA的讀寫操作。
在接口設(shè)計(jì)中,采用了VHDL語言實(shí)現(xiàn)其接口邏輯。用VHDL語言編寫,往往比較方便和嚴(yán)謹(jǐn),注意整個過程的邏輯思路,并且盡量避免語言的冗余,造成比較長的延時。-MCS-51單片機(jī)與FPGA的通信讀寫電路的部分程序
評論