I2C總線協(xié)議及其應用
加入技術交流群
由于大規(guī)模集成電路技術的發(fā)展，在單個芯片集成CPU以及組成一個單獨工作系統(tǒng)所必須的ROM、RAM、I/O端口、A/D、D/A等外圍電路和已經(jīng)實現(xiàn)，這就是常說的單片機或微控制器。目前，世界上許多公司生產(chǎn)單片機，品種很多：包括各種字長的CPU，各種容量和品種的ROM、RAM，以及功能各異的I/O等等。但是，單片機品種規(guī)格有限，所以只能選用某種單片機再進行擴展。擴展的方法有兩種：一種是并行總線，另一種是串行總線。由于串行總線連線少，結(jié)構簡單，往往不用專用的母板和插座而直接用導線連接各個設備即可。因此，采用串行總線大大簡化了系統(tǒng)硬件設計。PHILIPS公司早在十幾年就前推出了I2C串行總線，它是具備多主機系統(tǒng)所需的包括裁決和高低速設備同步等功能的高性能串行總線。
1. I2C總線硬件結(jié)構和術語
I2C串行總線有兩根信號線：一根雙向的數(shù)據(jù)線SDA；另一根是時鐘線SCL。所有接到I2C總線上的設備的串行數(shù)據(jù)都接到總線的SDA線，各設備的時鐘線SCL接到總線的SCL。典型的I2C總線結(jié)構如圖1。
圖1：PC總線結(jié)構
為了避免總線信號的混亂，要求各設備連接到總線的輸出端必須是開漏輸出或集電極開路輸出的結(jié)構。設備與總線的接口電路如圖2所示。設備上的串行數(shù)據(jù)線SDA接口電路應該是雙向的，輸出電路用于向總線上發(fā)數(shù)據(jù)，輸入電路用于接收總線上的數(shù)據(jù)。串行時鐘線也應是雙向的，作為控制總線數(shù)據(jù)傳送的主機要通過SCL輸出電路發(fā)送時鐘信號，同時要檢測總線上SCL上的電平以決定什么時候發(fā)下一個時鐘脈沖電平；作為接受主機命令的從機，要按總線上的SCL的信號發(fā)出或接收SDA上的信號，也可以向SCL線發(fā)出低電平信號以延長總線時鐘信號周期?？偩€空閑時，因各設備都是開漏輸出，上拉電阻RP使ADA和SCL線都保持高電平。任一設備輸出的低電平都使相應的總線信號線變低，也就是說各設備的SDA是“與”關系，SCL也是“與”關系。
圖2:設備和PC總線接口電路
總線對設備接口電路的制造工藝和電平都沒有特殊的要求（NMOS、CMOS都可以兼容）。數(shù)據(jù)傳送率按I2C總線可高達每秒十萬位，高速方式可高達每秒四十萬位。總線上允許連接的設備數(shù)以總線上的電容量不超過400pF為限。
總線的運行（數(shù)據(jù)傳輸）由主機控制。所謂主機即啟動數(shù)據(jù)的傳送（發(fā)出啟動信號），發(fā)出時鐘信號，傳送結(jié)束時發(fā)出停止信號的設備，通常主機是微處理器。被主機尋訪的設備都稱為從機。為了進行通訊，每個接到I2C總線的設備都有一個唯一的地址，以便于主機尋訪。主機和從機的數(shù)據(jù)傳送，可以由主機發(fā)送數(shù)據(jù)到從機，也可以是從機發(fā)到主機。凡是發(fā)送數(shù)據(jù)到總線的設備稱為發(fā)送器，從總線上接收數(shù)據(jù)的設備被稱為接受器。
I2C總線上允許連接多個微處理器及各種外圍設備，如存儲器、LED及LCD驅(qū)動器、A/D及D/A轉(zhuǎn)換器等。為了保證數(shù)據(jù)可靠地傳送，任一時刻總線只能有由某一臺主機控制一個微處理器應該在總線空閑時發(fā)啟動數(shù)據(jù)，為了妥善解決多臺微處理器同時發(fā)啟數(shù)據(jù)傳送（總線控制權）的沖突，并決定由哪一臺微處理器控制總線。I2C總線允許連接不同傳送速率的設備，多臺設備之間時鐘信號的同步過程稱為同步化。
2. I2C數(shù)據(jù)傳輸
在I2C總線傳輸過程中，將兩種特定的情況定義為開始和停止條件（如圖3）：當SCL保持“高”，SDA由“高”變?yōu)椤暗汀睍r為開始條件；SCL保持“高”，SDA由“低”變?yōu)椤案摺笔菫橥Ｖ箺l件。開始和停止條件由主控器產(chǎn)生。使用硬件接口可以很容易地檢測開始和停止條件，沒有這種接口的微機必須以每時鐘周期至少兩次對SDA取樣以使檢測這種變化。
圖3:總線開始/停止
上拉電阻相關文章:上拉電阻原理
評論