同時(shí)諧振發(fā)生時(shí)整個(gè)LC 回路表現(xiàn)出的阻抗為純阻性， 即感抗和容抗之和為零。利用這個(gè)原理， 使用一個(gè)掃頻信號(hào)激勵(lì)待測(cè)電容， 測(cè)量出諧振頻率， 再結(jié)合式(1) 即可測(cè)出寄生電感的大小 。根據(jù)該原理， 設(shè)計(jì)1 個(gè)掃頻發(fā)生器產(chǎn)生掃頻信號(hào)激勵(lì)待測(cè)電容， 然后找出諧振點(diǎn)， 讀出諧振頻率即可求出電容的寄生電感。其結(jié)構(gòu)如圖3 所示。

　　其中最核心的部分就是掃頻發(fā)生器和諧振點(diǎn)檢測(cè)電路。

　　圖3 寄生電感測(cè)試裝置功能

　　2 掃頻發(fā)生器

　　掃頻發(fā)生器在本系統(tǒng)中產(chǎn)生寬頻帶掃頻信號(hào)以激勵(lì)待測(cè)電容， 當(dāng)電容較大時(shí)，以常見(jiàn)的電解電容為例，假設(shè)電容為1 000 F, 其寄生電感為100 nH, 則按照式(1)可計(jì)算出其自諧振頻率為15. 9 kHz, 諧振頻率較低;另以瓷片電容為例， 假設(shè)其電容值為10 pF, 寄生電感約為10 nH, 則其自諧振頻率為500 MHz 這兩個(gè)信號(hào)頻率相差了4 個(gè)數(shù)量級(jí)， 這就需要1 個(gè)寬帶的信號(hào)發(fā)生器， 這也是本部分的設(shè)計(jì)難點(diǎn)所在。若采用傳統(tǒng)的模擬信號(hào)發(fā)生的方法， 為了實(shí)現(xiàn)信號(hào)頻率的可調(diào)， 一般會(huì)采用變?nèi)荻O管構(gòu)成的LC 振蕩器， 然而在信號(hào)頻率較低時(shí)， 所需要的變?nèi)荻O管的電容量會(huì)很大，而傳統(tǒng)的變?nèi)荻O管電容值一般只是幾個(gè)pF 至幾百pF ,很難滿足低頻振蕩要求。為了簡(jiǎn)化掃頻電路， 以及實(shí)現(xiàn)數(shù)字化控制， 這里采用DDS 技術(shù)產(chǎn)生寬帶信號(hào)。DDS 采用的是DA 轉(zhuǎn)換器的原理， 通過(guò)計(jì)數(shù)器累加實(shí)現(xiàn)的連續(xù)波形輸出 , 而DDS 芯片外圍電路簡(jiǎn)單， 通過(guò)寫它的寄存器便可實(shí)現(xiàn)信號(hào)頻率的調(diào)節(jié)， 同時(shí)產(chǎn)生的信號(hào)頻率分辨率高，一般可以達(dá)到0. 01 Hz 級(jí)別， 信號(hào)頻率的跨度大， 可以實(shí)現(xiàn)從幾Hz 到幾百M(fèi)Hz 的連續(xù)信號(hào)， 非常適合做掃頻發(fā)生器。這里采用了AD9854 這款DDS 芯片， 它在300 MHz 時(shí)鐘驅(qū)動(dòng)下， 按照乃奎斯特采樣定律可以產(chǎn)生最高150 MHz 的信號(hào)，為了得到信號(hào)較好的頻率則一般只得到最高100 MHz 的信號(hào)。若要得到高于100 MHz 的信號(hào)， 則可采用其高次諧波得到。基于AD9854 的信號(hào)發(fā)生電路如圖4 所示。限于篇幅，僅畫(huà)出了關(guān)鍵的輸出部分和電流設(shè)置部分。AD9854 內(nèi)置4~ 12 倍頻的時(shí)鐘倍頻器， 因此可以外加1 個(gè)較低頻率的時(shí)鐘，通過(guò)倍頻器倍頻至300 MHz, 這樣可以極大的降低高速片外時(shí)鐘對(duì)系統(tǒng)造成的電磁兼容性問(wèn)題。AD9854 內(nèi)部有1個(gè)頻率控制字寄存器，通過(guò)寫該寄存器的值便可以改變輸出信號(hào)的頻率， 非常適合數(shù)字控制。同時(shí)由于時(shí)鐘采用的時(shí)晶體振蕩器，因此輸出頻率的穩(wěn)定度和分辨率都非常高， 一般為10- 6數(shù)量級(jí)。

　　圖4 AD9854 信號(hào)發(fā)生電路

3 諧振點(diǎn)檢測(cè)電路