一、引言

　　惡劣條件下工作的集成電路（IC）不斷將越來越多的功能合并，這就需要改進器件與電路設計策略，以便提升魯棒性，并盡可能縮減IC面積。由于受到更嚴格的設計、封裝和成本限制，面向FlexRay ［1］、局域互連網絡和控制區(qū)域網絡收發(fā)器［2］等應用的保護架構也在進行重新設計，以便將額外保護元件數量降至最低，同時提供所需的魯棒性。這些魯棒性要求包括嚴格遵守上電靜電放電 （ESD） 和電磁干擾抗擾度要求。要實現更優(yōu)的收發(fā)器架構，最好選擇緊湊及具有高電流處理能力的雙向閉鎖電壓箝位器件。在0.18 μm以下的先進高壓技術中，這是一項挑戰(zhàn)。此外，這些電壓箝位器件的閉鎖電壓必須略高于±45 V，可變通態(tài)保持電壓通常在±（25–40） V范圍內。

　　用于高壓雙向工作的保護器件在精密通信基礎設施接口開發(fā)中的重要性越來越明顯。具體而言，單芯片二維控制箝位器件具有低保持電壓、高品質因數 （FOM） 比（FOM指單位面積內的最大100 ns傳輸線脈沖 （TLP）），消費類應用文獻中還提出了自定義雙向閉鎖條件［3］、［4］。目前的雙向導通器件存在限制，很難在高應力條件下既調整雙向通態(tài)保持電壓，又不顯著降低響應時間和箝位器件的性能。人們已經嘗試通過大幅增加器件引腳間距（如NPN晶體管中發(fā)射極和集電極的間距）來調整通態(tài)保持電壓，以滿足嚴格的上電ESD/EMI要求［5］。理論上，雙極性晶體管的階躍恢復保持電壓會隨著電流增益的減小而增加。這種設計調整通常用于采用傳統(tǒng)智能電源技術制造的保護器件［6］。另一方面，增加器件引腳間距會對箝位性能造成負面影響，會使得箝位變慢、面積增加，還會導致寄生器件對基板意外擊穿。一種改進后的方法可有效用于汽車IC系統(tǒng)化器件優(yōu)化，優(yōu)化的重點是對箝位雙極性閉鎖特征進行二維技術計算機輔助設計分析［7］。這里介紹一種新型三維導通控制技術，用于在器件通態(tài)響應期間進一步優(yōu)化平衡載荷注入，有助于理解這種方法。

　　本文提出了一種新的方法來實現雙向閉鎖箝位。通過在形成箝位器件兩個引腳的高摻雜有效區(qū)域確定互補“T”形和孤島，高電平注入再生反饋期間的電子驅動或空穴驅動小載荷電流增益得到了優(yōu)化，同時還沒有增加期間兩個引腳的間距，從而獲得了緊湊的雙向高壓閉鎖箝位器件，保持電壓在±25和±40 V之間，同時還具備高電流處理能力。

　　二、保護箝位器件定義

　　圖1 （a） 和 （b） 分別顯示雙向空穴增強傳導性 （BHEC） 與電子增強傳導性 （BEEC） 箝位器件的部分透視圖。兩種結構中還顯示、標注了簡化原理圖。箝位器件的第二個引腳（未顯示）通過在“y”正向創(chuàng)建對稱鏡像來構建，處在H-NW和L-NW形成的浮動式n型區(qū)域接口處。高摻雜n+和p+有效區(qū)域具有“T”形三維透視圖陣列，可以實現空穴驅動或電子驅動小載荷再生反饋的最佳電流增益調整和器件啟動時進行高傳導性調制。

　　圖1，（a） 保持電壓≥ ± 40|V與 （b） 保持電壓≥ ± 25|V時雙向箝位器件的部分透視圖與簡化原理圖。

　　箝位器件表現為采用標準植入體的簡化組合形式，這在0.18 μm以下的大型雙極性CMOS–DMOS （BCD） 先進工藝中十分常見。具體而言，器件可以無需額外的工藝步驟進行優(yōu)化。BHEC箝位器件顯示一組相互獨立的n+有效區(qū)域孤島，從上方觀察時與“x”方向對齊。BHEC箝位器件還包括“T”形p+注入與重組有效區(qū)域，以及在“x”方向延伸的狹長部分，還有一組從“y”正向向中央n型區(qū)域延伸的突出部分。狹長部分形成于n+有效區(qū)域的左側，用于增強空穴注入及控制原位重組。每個突出部分都在兩個相應的n+有效區(qū)域孤島之間的空間中延伸出來。BEEC箝位器件的原理也一樣，只是將“T”陣列和孤島有效區(qū)域定義進行了反轉，以增強電子注入效率并增加NPN晶體管Qn1的基極電阻RHPW。

　　圖2，雙向閉鎖電壓箝位器件等效原理圖虛線上方部分是圖1中部分視圖的等效原理圖。

　　圖2所示為圖1結構的詳細等效原理圖。注意，n+和p+有效區(qū)域所用的互補“T”形和孤島陣列可增強圖1（a） 中的PNP動作，并加快圖1（b） 中NPN動作的響應時間。雙極性動作的相對變化可用于平衡載荷子注入，優(yōu)化雙向電流-電壓（I–V）特性。