国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 使用MATLAB和Simulink算法創(chuàng)建FPGA原型（一）

使用MATLAB和Simulink算法創(chuàng)建FPGA原型（一）

作者：時間：2013-10-15 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

ebkit-text-size-adjust: auto; orphans: 2; widows: 2; webkit-text-stroke-width: 0px">　　為了明智確定所需的小數(shù)位數(shù)，在開始HDL編碼過程之前，工程師需要某種方法來比較浮點仿真結(jié)果與定點仿真結(jié)果。增加小數(shù)位數(shù)可以減小量化誤差；不過，這種方法需要增加字長（區(qū)域增多、功耗升高）。

　　例如，圖5展示了DDC濾波器鏈路中低通濾波器第一階段浮點與定點仿真結(jié)果的差異。這些差異是因定點量化所致。上方圖形顯示了浮點與定點仿真結(jié)果的重疊效果。下方圖形顯示了圖中每一點的量化誤差。工程師可能需要根據(jù)設(shè)計規(guī)范來增加小數(shù)位數(shù)以減小由此引出的量化誤差。

　　圖5展示了DDC濾波器鏈路中低通濾波器第一階段浮點與定點仿真結(jié)果的差異。

　　除了選擇小數(shù)位數(shù)之外，工程師還需要優(yōu)化字長，實現(xiàn)低功耗和區(qū)域優(yōu)化的設(shè)計。

　　在DDC案例研究中，工程師使用Simulink定點模塊組將部分數(shù)字濾波器鏈路的字長減少了8位之多（圖6）。

　　工程師使用Simulink定點模塊組將部分數(shù)字濾波器鏈路的字長減少了8位之多

上一頁 1 2 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： MATLAB Simulink FPGA

評論

相關(guān)推薦

基于SD7502構(gòu)成的FPGA-ASK電路圖

設(shè)計方案基于 SD7502 構(gòu)成 FPGA-ASK 電路圖 | 2011-07-13

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

Altera公司cyclone系列FPGA-1C6電路圖

設(shè)計方案 Altera 公司 cyclone 系列 FPGA-1C6 | 2009-07-17

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進的加密敏捷性和硬件可信根

嵌入式系統(tǒng) 萊迪思安全控制 FPGA 加密敏捷性硬件可信根 | 2024-06-27

FPGA比單片機厲害嗎？

嵌入式系統(tǒng) FPGA 單片機 | 2024-06-13

高速ADC與內(nèi)置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

DSK支持MATLAB！

Naiqa | 2002-11-20

FPGA如何同DDR3存儲器進行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

基于FPGA的鎖相環(huán)位同步提取電路

設(shè)計方案電子電路圖，F(xiàn)PGA 鎖相環(huán) | 2012-07-27

利用強大的軟件設(shè)計工具為FPGA開發(fā)者賦能

嵌入式系統(tǒng) 軟件設(shè)計工具 FPGA 萊迪思 | 2024-07-17

實時的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

3-DES算法的FPGA高速實現(xiàn)(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

FPGA是實現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

嵌入式系統(tǒng) FPGA 工業(yè)4.0 Lattice 萊迪思 | 2024-05-06

基于MatlabSimulink的整流濾波電路的建模與仿真

資源下載 MathWorks 整流濾波 Matlab Simulink | 2007-11-29

9種單片機常用的軟件架構(gòu)

嵌入式系統(tǒng) PCB FPGA 架構(gòu) | 2024-05-21

用C/C++語言開發(fā)大規(guī)模FPGA [轉(zhuǎn)載于www.fpga.com.cn]

xiaohua | 2002-09-24

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實現(xiàn)創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

LatticeECP3設(shè)計的視頻協(xié)議板電路圖-FPGA配置

設(shè)計方案 LatticeECP3 設(shè)計視頻協(xié)議電路圖 -FPGA | 2011-06-27

LabVIEW 8.20技術(shù)資料大全簡介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

Altera的FPGA下載常見問題經(jīng)驗小結(jié)

資源下載 Altera FPGA 常見問題經(jīng)驗 | 2007-12-13

采用創(chuàng)新的FPGA 器件來實現(xiàn)更經(jīng)濟且更高能效的大模型推理解決方案

嵌入式系統(tǒng) Achronix FPGA | 2024-06-18

視頻協(xié)議板-FPGA配置基于LatticeECP3的設(shè)計

設(shè)計方案視頻協(xié)議 -FPGA 配置基于 LatticeECP3 | 2014-05-20

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思可編程解決方案 | 2024-06-07

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

國產(chǎn)28納米FPGA流片

嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31

LabVIEW FPGA 模塊簡介

視頻 NI LabVIEW FPGA | 2009-04-01

基于FPGA的數(shù)字信號處理--什么是定點數(shù)？

嵌入式系統(tǒng) FPGA 數(shù)字信號定點數(shù) | 2024-05-11

s3c2410+fpga 做視頻無線傳輸

herbertwj | 2004-08-15

Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實現(xiàn)可擴展數(shù)據(jù)處理

嵌入式系統(tǒng) Achronix FPGA Bluespec RISC-V 軟處理器 | 2024-04-15

Matlab用于嵌入系統(tǒng)仿真&開發(fā)

amine | 2003-01-16

焦點

推薦視頻

技術(shù)專區(qū)