傳統(tǒng)的可逆脈沖分配器主要是由計數(shù)器和相應的譯碼器組成，基于扭環(huán)計數(shù)器的脈沖分配器如圖2所示。其中計數(shù)器又由觸發(fā)器級聯(lián)而成，所以要將其中的觸發(fā)器和基本的與門轉換成相應的可逆邏輯門，另外，由于可逆邏輯電路不能有扇入或者扇出，所以圖2中的扇入扇出信號要用可逆邏輯門對信號進行復制。
首先要將傳統(tǒng)的D觸發(fā)器轉化可逆D觸發(fā)器。考慮到量子代價和量子門數(shù)的影響，設計了由圖1中的FRG門、F2G門構成的可逆D觸發(fā)器，具體結構如圖3所示。

由圖3(a)所示，當C輸入為0時，輸出Q保持不變，當C輸入為1時，輸出Q和D的信號相同。將圖3(a)中的電路封裝成圖3(b)所示的模塊。本文設計的可逆D觸發(fā)器(圖3)的性能指標和文獻中設計的可逆D觸發(fā)器比較如表1所示。

由表1可以看出本文設計的量子可逆D觸發(fā)器比文獻所用的量子門數(shù)減少了5個，量子代價減少了40，垃圾位減少了6個。在設計多位脈沖分配器時，量子門數(shù)、量子代價和垃圾位會有明顯降低。
圖2所示的計數(shù)器是扭環(huán)計數(shù)器，根據(jù)設計原則，將計數(shù)器中的觸發(fā)器替換成可逆D觸發(fā)器，從而設計出可逆扭環(huán)計數(shù)器。如圖4所示。