同時從圖4中標注的兩個特殊點可以很好地看出這種電路結構最終實現電路電流變化值與理論值相差較小。對電路進行的后仿真結構與前仿結果相差甚小，所以可以說整個電路在考慮到了工藝波動性的前提下，能夠基本滿足線性度的要求，正常實現電路功能。

4.2 測試結果

圖5為電流檢測電路最終進行流片時的版圖。可以看到整個電路核心幾乎全部是由MOS管構成。表l是對芯片中該電路進行測試的最終結果，由于測試條件限制，只能給出一些不連續(xù)的電流值點作為輸入。在測試中，我們對多個電路進行了測量，大部分電路的測試結果都比較接近，表l給出了其中較為典型的兩組數據。

圖5 電流檢測電路的版圖

表l 較為典型的兩組測試數據

通過測試結果可以看出整個電路基本實現了設計的功能要求，完成了將電流縮小的功能。表格中給出的兩組數據結果的放大倍數與仿真結果相差不大，基本達到了設計要求。而在實際測試中還出現了一組偏差較大的數據，這些測試數據結果是選取不同5×5芯片內的電路進行測試的。這說明由于工藝問題，不同位置的電路存在著一定的性能偏差，個別電路的性能可能不是十分理想。但這是在設計考慮之內的工藝偏差，同時也說明了該工藝存在著不穩(wěn)定性。

為了更直觀地看到電路電流變化特性，我們將表l的第二組數據繪制成曲線，結果見圖6。通過數據整理計算，可以知道測試結果與仿真結果相差1 μA左右，并且當輸入電流值越大，偏差會略有所減小，相對得到的輸出電流的精度越高。整個電路能夠較好地實現電路縮小功能，并且能夠達到設計要求的3600倍的縮小值。同時測試結果的線性度在合理范圍之內。

整體上，最終的測試結果是可以被接受的，這說明電路能夠較好地實現其功能。

5 數據提取

隨著信息產業(yè)的飛速發(fā)展，IP核的使用日益受到業(yè)界關注。據Dataquest統(tǒng)計，IP核已經成為一項產業(yè)。而該電路的設計正是為了實現IP核模塊的設計，所以在完成基本的電路設計以及流片、測試工作之后，還要對相關數據進行打包處理，以便于IP核的復用。數據處理包括提取電路的LEF文件以及邏輯功能（Verilog-A代碼）的編寫工作。

圖6 電流檢測電路測試結果圖

LEF文件的產生使用的是Cadence公司的數據提取工具Abstracts Generating進行IP核數據提取。Abstract主要根據三種基本數據——TECH.lef、需要提取的各電路版圖信息（GDSII）和MAP對電路各種器件、管腳信息進行提取，得到lef文件abstract.lef。

邏輯功能是用一種高層次模擬電路硬件描述語言Verilog-A代碼進行編寫的。圖7展示了該代碼經過仿真驗證結果與上面電路結構的仿真基本一致，說明所寫代碼能夠正常實現電流檢測的功能。這樣就完成了對該電路邏輯功能的編寫以及數據提取的基本工作，為IP核的復用提供了數據支持。

圖7 VerilogA代碼仿真結果

6 結束語

電流檢測電路在電流控制、保護中起著重要的作用。本文中的電流檢測電路采用有源器件完成電路設計，基本實現了電流檢測的功能。在電路設計過程中綜合考慮性能要求以及工藝限制進行結構的優(yōu)化。后續(xù)的寄存功能過流保護電路也能夠較好地實現功能要求。