H．264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2．5 基本二進(jìn)制轉(zhuǎn)換的串聯(lián)方案
由以上各種二進(jìn)制方式可以再推導(dǎo)出3種基本的二進(jìn)制轉(zhuǎn)換方案。第1種是4位FL前綴與TU后綴(S=2)的串聯(lián)，而第2和第3種方案來(lái)自TU和EGK二進(jìn)制轉(zhuǎn)換，稱(chēng)為UEGK。這些方案被用于運(yùn)動(dòng)矢量微分和變換系數(shù)取絕對(duì)值。另外語(yǔ)法元素mb_type和sub_mb_type二進(jìn)制化使用遍歷二叉樹(shù)方法，對(duì)應(yīng)的二叉樹(shù)已在參考文獻(xiàn)中給出。本文引用地址：http://m.ptau.cn/article/191909.htm
3 二進(jìn)制化編碼方案優(yōu)化
H．264標(biāo)準(zhǔn)中的二進(jìn)制化編碼流程是串行的，適合軟件的實(shí)現(xiàn)，但由于待編語(yǔ)法元素較多，導(dǎo)致執(zhí)行速度慢且效率低下。而硬件實(shí)現(xiàn)的最大優(yōu)勢(shì)在于其并行性，可大大提高執(zhí)行效率。因此，為提高編碼速度，在不改變算法實(shí)質(zhì)的前提下，對(duì)標(biāo)準(zhǔn)中的編碼流程進(jìn)行相應(yīng)優(yōu)化，以利于硬件實(shí)現(xiàn)。主要提出以下優(yōu)化措施：
(1)將語(yǔ)法元素歸類(lèi)按照基本的編碼方法及H．264對(duì)各語(yǔ)法元素的要求，可將20余種語(yǔ)法元素的二進(jìn)制編碼方法歸為6類(lèi)，包括U二進(jìn)制化、UEGKO二進(jìn)制化(k=0，uco-eff=14)、UEGK3二進(jìn)制化(k=3，ucoeff=9)、宏塊／子宏塊類(lèi)型二進(jìn)制化、宏塊量化偏移二進(jìn)制化，定長(zhǎng)與截?cái)啻?lián)的二進(jìn)制化。將語(yǔ)法元素歸類(lèi)，將有效減小編碼過(guò)程中的繁雜和無(wú)序性，有利于編碼正常完成。
(2)并行化設(shè)計(jì)語(yǔ)法元素的二進(jìn)制化方法可歸為8類(lèi)，在設(shè)計(jì)中，采用控制單元辨別相應(yīng)的語(yǔ)法元素，并送入二進(jìn)制化模塊進(jìn)行編碼。但依照H．264標(biāo)準(zhǔn)設(shè)計(jì)，二進(jìn)制化單元的入口地址不僅取決于語(yǔ)法元素的值，還取決于語(yǔ)法元素的種類(lèi)，這種數(shù)據(jù)依存關(guān)系無(wú)疑增加了運(yùn)算量。且輸出是串行，不利于流水線設(shè)計(jì)，這樣就將降低系統(tǒng)的時(shí)鐘頻率。故采用一種并行設(shè)計(jì)方案，以語(yǔ)法元素值為輸入，結(jié)果得到6個(gè)不同的輸出，將它們鎖存后，利用多路選擇器以語(yǔ)法元素種類(lèi)作為控制端選出所需的值。兩種不同的實(shí)現(xiàn)方式見(jiàn)圖2。
4 二進(jìn)制化編碼的FPGA實(shí)現(xiàn)
改進(jìn)后的二進(jìn)制化編碼主要包括：控制單元、二進(jìn)制化編碼單元及選擇輸出單元，如圖3所示。
電路主要分為5級(jí)流水線實(shí)現(xiàn)。在第1級(jí)流水線中，語(yǔ)法元素(SE)、時(shí)鐘信號(hào)(clk)、上下文模型參量(a、b)等輸入數(shù)據(jù)進(jìn)入控制單元?？刂茊卧捎帽容^器實(shí)現(xiàn)，通過(guò)比較給定數(shù)值與輸入數(shù)值的范圍確定語(yǔ)法元素的種類(lèi)，通過(guò)種類(lèi)信號(hào)(selector)輸出選擇所采取的二進(jìn)制化方式。
評(píng)論