用于帶有PCIe的嵌入式系統(tǒng)的散/聚式DMA

作者：時間：2010-02-26 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

　例如，當PCIe接收和發(fā)送虛擬通道(VC)緩沖器比較小時，允許DMA控制器的一側(cè)轉(zhuǎn)移數(shù)據(jù)到VC緩沖器，或者將出自VC緩沖器的數(shù)據(jù)送到本地分組存儲器中，這樣能夠改善流控制信用(Flow Control Credit)等級，從而降低PCIe鏈路與本地存儲器利用的相互依賴。此外，當DMA控制器的I/O總線側(cè)正在與PCIe核通信時，前端總線接口就可以同時將隨后PCIe核傳送的數(shù)據(jù)轉(zhuǎn)移到分組緩沖器中。這固然會增加一些延遲，但卻好過于由于總線競用所導致的DMA控制器停擺，而且DMA控制器上的并發(fā)工作可以改善數(shù)據(jù)轉(zhuǎn)移的總延遲。

本文引用地址：http://m.ptau.cn/article/191787.htm

　　在PCIe中，通過分割處理來支持讀操作，當讀請求發(fā)出時，PCIe鏈路上將要傳輸?shù)臄?shù)據(jù)不會立即得到。在這種情況下，支持延遲處理的DMA控制器將自動放棄總線控制，并允許DMA中任何其他被激活的通道來競用總線控制。

　　圖2：具有DMA高層架構的PCIe。

　　實時處理方面獲得的好處

　　PCIe串行協(xié)議的一些最苛刻的應用是那些要求實時或準實時的數(shù)據(jù)傳遞。在這類系統(tǒng)中，像語音和視頻處理，需要采用運算增強引擎來滿足數(shù)據(jù)塊嚴格的處理時間要求。這些硬限制不僅增加了運算增強芯片內(nèi)部的軟件工作的數(shù)據(jù)處理和減小延遲的負擔，而且也增加了流處理硬件的負擔。一種提供較小的數(shù)據(jù)包延遲和較高的系統(tǒng)吞吐率的方法是在數(shù)據(jù)進入系統(tǒng)背板上傳輸之前，將數(shù)據(jù)塊分成較小的數(shù)據(jù)包。這樣，可以采用較小的接收緩沖器，并確保不會出現(xiàn)哪個數(shù)據(jù)引擎的負荷過重的問題。