目前，對高速數據系統采用這項調制技術尚有困難，這是因為DS合成器環(huán)路帶寬窄，不足以減少DS調制器在高頻段產生的量化噪聲。這種帶寬較窄的鎖相環(huán)濾波器一方面衰減量化噪音，另一方面，由于數據也被濾掉，會引起符號間干擾(ISI)。所以，為了在高速數據速率標準中使用直接調制結構，必須降低量化噪聲。本文分析幾種類型的合成器，以解釋為何存在這種問題。

整數N階合成器

圖1是一個整數N階合成器方框圖。顧名思義，該系統中，內部參考頻率(FREF)以整數信加以轉換。在圖1中，FREF由位于模擬鑒相器前的晶體振蕩器經分頻后產生。模擬鑒相器比較兩個輸入，即FREF和整數N階分頻器的輸出，后者為壓控振蕩器(VCO)的分頻輸出。鑒相器調整到VCO的電壓，直到兩個輸入信號相位相等或相位鎖定。

為生成一個預期的VCO頻率，整數N階分頻器將VCO頻率除以整數N。為產生一個步進值為1MHz、輸出頻率為1000MHz的信號，FREF取值1MHz(FREF等于整數N階合成器中的步進值)，N取值1000。當步進值較大時，系統工作良好，但當需要較小的步進值時，就會產生相位噪聲。

上述問題是由系統將電荷泵的相位噪聲放大20Log(N)所引起的。N=1000會產生60dB的加性相位噪聲。為獲得較小的步進值， 參考分頻器必須將晶振頻率除以一個很大的數才能產生較小的FREF值。所以，增加N值獲得較小的步進值，會造成相位噪聲的增大。

環(huán)路濾波器帶寬必須大大小于FREF。這要求在小步進值應用中，帶寬必須比較小。使問題復雜化的另一個噪聲源是由VCO引起的。環(huán)路濾波器衰減那些頻率低于環(huán)路帶寬的VCO噪聲，為保持VCO低噪聲，需要較大的環(huán)路帶寬。

圖1 整數N階合成器

圖2 分數N階合成器

圖3 △Σ分數N階合成器

圖4 混合合成器

分數N階合成器

在較小的步進值應用場合中，用分數N階分頻器取代整數N階分頻器，分數N階合成器改善了整數N階設計(見圖2)。分數N階分頻器使用非整數N分頻VCO頻率，一般可高達1/16。因此，合成器的步進值可以為FREF的1/16。
為獲得1MHz的步進值，我們可以取FREF為16MHz。通過除以因子16使N減小，利用20Log(N)，相位噪聲改進了24dB。此外，如果我們仍取FREF為1MHz，則步進值降為62.5kHz。

上述優(yōu)點付出的代價是分數N階分頻器引起的雜散響應，其根源在于分數N階分頻器的累加器中的RMS延時誤差和周期特性。雜散在整個頻譜范圍內每1/16 FREF處重復出現。

環(huán)路濾波器衰減這些雜散信號，這可限制環(huán)路帶寬，將雜散信號降低到可接受的水平。與整數N階相比，環(huán)路帶寬較大，相位噪聲得到改善，但卻引入了雜散信號。

DS分數N階合成器

DS分數N階合成器(見圖3)提供了另外一種可以比分數N階獲得更高步進值的方法。一個多比特DS調制器信號送入整數N階分頻器。DS調制器的輸入是分數分頻比，輸出是一個平均值等于輸入值的比特流。實際上，DS調制器的這個信號告知整數N階分頻器，用給定的整數或別的整數值分頻，因而導致平均分頻率具有分數階。

DS合成器的分差值可以為20比特或更高。例如，采用20比特DS調制器，可將步進值提高到FREF/220。如果FREF為16MHz，則步進值為15Hz。與整數N階和分數N階方法相比，這個值有巨大改善。而且它還可以進一步改善，只需向DS調制器送入另外的比特即可。這樣做的另外一個好處是，FREF仍然可以選擇較大值，N可以選得很小，所以相位噪聲與整數N階合成器的一樣低。

與分數N階的實例一樣，相位噪聲和步進值的改善是有條件的。由于噪聲整形，DS調制器引入了所謂的量化噪聲，量化噪聲大部分出現在FREF/2的情況下。DS調制器引起的功率頻譜噪聲密度可用方程式(1)近似表示，它表示了DS調制器量化噪聲：
[(1-z-1)ODS]2 (1)
其中，z=，D表示DS調制器的量化步進值，ODS為DS調制器的階數，生成的相位噪聲可用式(2)表示，它表明了由量化噪聲而引起的相位誤差：
[(1-z-1)ODS-1]2 (2)
該式說明相位誤差的大小由D控制，對一個整數N階分頻器，量化步進值為1個VCO周期，即D=2π弧度。所以，減小D值也就是減小相位誤差。
式(2)也說明，高階DS調制器減少了低頻的相位誤差，但卻增加了在FREF/2處的相位誤差。一般來說，環(huán)路帶寬濾波器噪聲在FREF/2處，對低階調制器，不需要額外的環(huán)路濾波器元件。在該方法中，仍然要求較窄的環(huán)路帶寬，以保證濾除由量化噪聲引起的相位誤差。

DS分數N階合成器在系統級的優(yōu)越之處在于，DS調制器是直接調制技術中的理想情況。這一技術去掉了發(fā)射機整個上變頻部分。然而，在濾除量化噪聲方面，由于ISI影響，相對窄的環(huán)路帶寬使直接調制僅用于低速數據率，高階調制器允許使用大環(huán)路帶寬和高數據速率。然而，這需要在FREF/2處增加濾波(見式(2))。這些額外部分增加了成本，同時為保持溫度變化和工作過程中的穩(wěn)定性，要增加復雜性。這種復雜性常常限制了對高階DS調制器的使用。

改善DS合成器的一種方法是降低量化噪聲。這種方法允許使用高階DS調制器來增加環(huán)路帶寬而不需額外濾波，這樣，當使用直接調制時，可以提高數據速率。

混合合成器

提高△Σ合成器的性能可通過利用分數N階和△Σ分數N階技術構成一個混合合成器來完成，如圖4所示。設計中，我們用分數N階合成器中的分數N階分頻器代替DS合成器中的整數N階分頻器，同時利用其它技術將二者融合在一起。

與DS合成器相比，混合合成器的主要優(yōu)點在于，DS調制器的量化步進值降低為VCO周期的一部分。例如，我們使用一個16相分數N階分頻器來提供1/16 VCO周期的步階值，在式(2)中的量化步進值從D=2p 弧度降為D=p/8弧度。這使得量化噪聲在所有頻率上降低20log(16)或24dB。

由于在FREF/2處較低的量化噪聲，我們現在可以使用高階DS調制器和大的環(huán)路帶寬。在很高的數據速率時也能使用直接調制。

如前所述，使用分數N階分頻器會在合成器輸出端產生雜散響應，用該方法可以成功地解決這一問題。它表明，可以使用偽隨機DS調制器取代在分數N階分頻器中的周期累加器。這使得RMS延時誤差在覆蓋FREF的整個帶寬內擴散開來，因此將雜散信號轉變成為偽隨機噪聲而非系列聲音。白化延時誤差預期值為10log(FREF)。例如，當FREF=16MHz時，-50dBc的雜散值為-122dbc/Hz。與合成器中的其它噪聲相比，它可以忽略不計。

結語
本文表明，當要求很小的步進值時，混合DS合成器能比其余合成器提供更低的相位噪聲和更大的環(huán)路帶寬。利用一個不需附加外部元件的標準PLL環(huán)路濾波器就可實現這一點。該合成器同樣支持用于高數據速率的直接調制發(fā)射機結構，極大地降低了未來無線設計的成本。