門(mén)電路延遲時(shí)間的Multisim仿真測(cè)試方案
1. 3 測(cè)試方案3
在一個(gè)門(mén)的輸入端加入矩形脈沖信號(hào),測(cè)試一個(gè)門(mén)的輸入信號(hào)、輸出信號(hào)波形及延遲時(shí)間。外加信號(hào)的周期T = 2N tpd ,以保證門(mén)的工作頻率和前述其他測(cè)試方法相同。
以反相器74LS04N 作為仿真實(shí)驗(yàn)器件,構(gòu)建仿真實(shí)驗(yàn)電路如圖5 所示,信號(hào)發(fā)生器輸出矩形脈沖的頻率選為10 MHz。
圖5 測(cè)試方案3 的仿真實(shí)驗(yàn)電路
仿真前,可對(duì)74LS04N 的上升延遲時(shí)間及下降延遲時(shí)間進(jìn)行設(shè)置,如設(shè)置rise delay= 10 ns,fall delay=10 ns。
仿真時(shí)示波器顯示的輸入信號(hào)、輸出信號(hào)波形及延遲時(shí)間測(cè)試如圖6 所示。
圖6 圖5 電路輸入、輸出波形及延遲時(shí)間測(cè)試
測(cè)試的傳輸延遲時(shí)間tpd = 11. 0 ns,測(cè)量結(jié)果與設(shè)定值基本一致。
2 誤差分析
上述三種測(cè)試方案的測(cè)試結(jié)果表明存在誤差,原因是組成測(cè)試電路時(shí)門(mén)的輸入端、輸出端接入測(cè)試儀器,使門(mén)的輸入端、輸出端存在負(fù)載效應(yīng),從而使延遲時(shí)間略大于設(shè)定值。
在測(cè)試方案1 中,示波器接至一個(gè)門(mén)的輸出端,僅對(duì)門(mén)的輸出端產(chǎn)生影響;測(cè)試方案2、3 中,示波器接至一個(gè)門(mén)的輸入端、輸出端,對(duì)門(mén)的輸入端、輸出端均產(chǎn)生影響。所以測(cè)試方案1 測(cè)試的延遲時(shí)間小于測(cè)試方案2、3;測(cè)試方案2、3 測(cè)試的延遲時(shí)間基本相同。
3 結(jié) 語(yǔ)
Mult isim 軟件仿真具有豐富的仿真分析能力,但也存在一些問(wèn)題及不足,使用時(shí)必須認(rèn)真分析思考軟件的設(shè)置條件,改進(jìn)仿真實(shí)驗(yàn)方法,才能達(dá)到預(yù)期的實(shí)驗(yàn)效果。
所述方法具有實(shí)際應(yīng)用意義,這些方法亦可用于其他功能邏輯門(mén)傳輸時(shí)間的仿真測(cè)試。
評(píng)論