国产肉体XXXX裸体137大胆,国产成人久久精品流白浆,国产乱子伦视频在线观看,无码中文字幕免费一区二区三区 国产成人手机在线-午夜国产精品无套-swag国产精品-国产毛片久久国产

新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于CPLD/FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

基于CPLD/FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

作者: 時(shí)間:2011-08-01 來源:網(wǎng)絡(luò) 收藏

2.1.2 接收緩沖器內(nèi)部結(jié)構(gòu)
接收緩沖器內(nèi)部由RXD接收器、地址及寫控制器和雙端口RAM構(gòu)成,如圖3所示。

本文引用地址:http://m.ptau.cn/article/191085.htm

c.jpg


1)RXD接收器
RXD接收器的作用是接收串行設(shè)備發(fā)送的數(shù)據(jù)。clk腳引入波特率時(shí)鐘后,程序首先檢測(cè)串行數(shù)據(jù)輸入腳rxd的電平,當(dāng)檢測(cè)到rxd腳電平為‘0’即串行數(shù)據(jù)的開始信號(hào)后,接收器開始接收數(shù)據(jù)。連續(xù)接收8位數(shù)據(jù)后,接收到的數(shù)據(jù)將被送至d0~d7端,同時(shí)reg_flag端產(chǎn)生一個(gè)負(fù)脈沖信號(hào),觸發(fā)寫控制器的ad_cnt端,寫控制器的地址線加‘1’并同時(shí)產(chǎn)生雙端口RAM的寫操作信號(hào),完成接收數(shù)據(jù)的存儲(chǔ)。
接收時(shí),clk時(shí)鐘為波特率的16倍,clk信號(hào)8分頻后即串行數(shù)據(jù)位的周期的中間位置檢測(cè)rxd腳電平狀態(tài),以保證串行數(shù)據(jù)準(zhǔn)確地接收,累計(jì)計(jì)數(shù)至16分頻時(shí)完成一位數(shù)據(jù)的接收。連續(xù)接收8位數(shù)據(jù)后,并判斷第9位狀態(tài)為‘1’時(shí)(停止位),完成一個(gè)字節(jié)的接收。RXD接收器的程序如下:
d.jpg
e.jpg



關(guān)鍵詞: CPLD FPGA 多串口

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉