系統實現

信息處理機的系統工作流程見圖3，具體包括：

(1)上電復位及初始化

上電后，FPGA和ARM同時復位，進行初始化過程，其中FPGA初始化中， FPGA內部寄存器和邏輯狀態(tài)的初始值、內部緩沖區(qū)數據清零依靠復位信號來完成，其中的“FPGA參數設定”由監(jiān)控程序負責執(zhí)行或由FPGA使用缺省參數完成。

如果上電或復位時出現問題，FPGA使用缺省參數自動初始化所有參數并自動進行后續(xù)工作。

(2)20ms緩沖區(qū)切換信號同步

完成初始化后，FPGA內部的“20ms緩沖區(qū)切換信號”生成邏輯，自動執(zhí)行和“1.28M同步輸入串口”的同步過程，同步過程中不向外發(fā)送任何數據，一旦同步后，會給出同步鎖定信號Sync Locked=“1”，所有通道的數據采集工作均開始，進入遙測信息接收過程。

(3)遙測信息接收

通道的數據采集都以FPGA內部產生的“20ms緩沖區(qū)切換信號SwitchBuf”為20ms周期標志進行緩沖區(qū)的切換(雙端口)，分別為A,B兩個緩沖區(qū)。

1.28M通道在20ms內應完成32x100=3200 Bytes的數據接收。并根據字計數器反轉當前的SwitchBuf信號。

4M 1553B通道應由ARM完成4M 1553B總線遙測數據的接收、過濾、打包，形成20ms內約1500 Bytes的遙測數據包填入分配給它的包緩沖區(qū)，由FPGA自動生成對應的包長度信息放入一個包長度FIFO中。此后，ARM重新開始下一20ms數據接收工作，，如此反復循環(huán)下去。組幀狀態(tài)機(MFSTM)在組幀過程中，一旦發(fā)現包長度FIFO不空，就從包緩沖區(qū)FIFO中讀取對應長度的數據包，按照規(guī)定格式和位置填入數據融合表。

圖3 信息處理機工作流程

38.4K異步串行輸入通道由FPGA的UART IP核完成串行輸入數據的接收，IP核根據字間隔是否超過2個字的接收時間來判斷是否完成一幀的接收，原理和1553總線數據的接收相同。

115.2K異步串行輸入通道由FPGA的UART IP核完成串行輸入數據的接收.緩沖區(qū)由一個FIFO組成。組幀狀態(tài)機會隨時查詢該FIFO空滿狀態(tài)，若不空，則就開始連續(xù)的讀取過程，每間隔200μs從FIFO中讀取一個數據并按照規(guī)定格式和位置填入數據融合表,直到該FIFO的數據取完為止，若為空，則新幀對應通道的位置數據填零。

(4)組幀

組幀工作即遙測數據的數據融合，將各路遙測信息按照給定的數據融合格式組織成一個完整的100幀(1幀200us，100幀20ms)格式進行發(fā)送，該功能由設計在FPGA內部“組幀狀態(tài)機(MFSTM)IP”完成。

(5)數據融合表

上電復位后，組幀狀態(tài)機MFSTM等待同步鎖定信號Sync Locked=“1”后開始工作，并根據20ms緩沖區(qū)切換信號SwitchBuf進行周期性的切換。按照數據融合表設計好的順序依次訪問1.28M同步輸入串口緩沖區(qū)、4M 1553B總線數據緩沖區(qū)、115.2K異步輸入串口緩沖區(qū)、38.4K異步輸入串口緩沖區(qū)等等，并讀取指定數量的數據依次填入本次20ms的數據融合表中，重復100次，從而完成表中1～100行數據的填寫。數據融合表的數據結構設計成FIFO, 使用FIFO可以平衡快速的組幀狀態(tài)機和慢速的發(fā)送狀態(tài)機之間的速度差異，使發(fā)送的數據流保持在2.56Mbps的波特率之下，持續(xù)發(fā)送。

(6)發(fā)送

數據融合表的發(fā)送則由“發(fā)送狀態(tài)機(SendSTM) IP”完成。它以數據融合表FIFO、2.56M發(fā)送時鐘為輸入，一旦啟動就不再停止。發(fā)送狀態(tài)機首先查詢數據融合表FIFO, 若FIFO為空，則等待;若FIFO不空，則以2.56M/8的固定時鐘頻率持續(xù)讀取數據融合表FIFO的數據，再送入“15段加擾器”進行加擾，加擾后的數據和時鐘經RS-422驅動電路轉化為RS-422差分形式發(fā)送給加密器，即2.56M輸出。

(7)1.28M同步輸入串口故障檢測

FPGA中的故障檢測單元(FDU)負責檢測1.28M同步輸入串口的輸入信號是否正常。當故障檢測單元FDU發(fā)現1.28M同步輸入串口產生的SwitchBuf信號的周期和晶振產生的20ms時鐘周期誤差超過△T(如±2ms)，則認為1.28M同步輸入串口故障，立即將SwitchBuf信號切換到由晶振分頻產生的20ms時鐘上。