第4步. 進(jìn)行測(cè)量

使用Bank(組)列表下拉菜單，選擇想要測(cè)量的組。一旦選擇了組，FPGAView會(huì)通過(guò)JTAG接口與FPGA通信，并配置測(cè)試內(nèi)核，以便選擇希望的組。

FPGAView還將這些通道名稱通過(guò)對(duì)TLA系列邏輯分析儀的控制進(jìn)行自動(dòng)分配，從而可以簡(jiǎn)便地理解測(cè)量結(jié)果。為測(cè)量不同的一套內(nèi)部信號(hào)，用戶只需選擇不同的信號(hào)組(參見圖7)。全功能TLA系列邏輯分析儀會(huì)自動(dòng)把這些FPGA信號(hào)與系統(tǒng)中的其它信號(hào)關(guān)聯(lián)起來(lái)(參見圖8)。

在TLA邏輯分析儀中，針對(duì)設(shè)計(jì)人員關(guān)心的各種時(shí)間信息，提供了業(yè)內(nèi)獨(dú)有的定時(shí)參數(shù)自動(dòng)測(cè)量功能，通過(guò)鼠標(biāo)簡(jiǎn)單的拖放操作，能夠得到周期、頻率、占空比、脈沖寬度、通道/通

道延遲、邊沿計(jì)數(shù)、周期計(jì)數(shù)、違規(guī)計(jì)數(shù)、周期抖動(dòng)、以及周期間抖動(dòng)等信息。

小結(jié)

通過(guò)在FPGA系統(tǒng)和設(shè)計(jì)與應(yīng)用階段認(rèn)真考慮調(diào)試需求，可以選擇相應(yīng)的調(diào)試方法，既簡(jiǎn)化調(diào)試流程，也有助于節(jié)約時(shí)間。嵌入式邏輯分析儀和外部邏輯分析儀這兩種方法各有優(yōu)缺點(diǎn)，但FPGAView等新方法進(jìn)一步提高了外部邏輯分析儀方法的吸引力。能夠快速方便地移動(dòng)探點(diǎn)，而不需重新匯編設(shè)計(jì)，同時(shí)能夠把內(nèi)部FPGA信號(hào)活動(dòng)與電路板級(jí)信號(hào)關(guān)聯(lián)起來(lái)，直接決定著能否滿足產(chǎn)品開發(fā)周期的要求。