OpenCV是一款具有行業(yè)標(biāo)準(zhǔn)、包含OpenCV.org算法的開(kāi)源庫(kù)，能幫助嵌入式視覺(jué)開(kāi)發(fā)人員快速創(chuàng)建視覺(jué)系統(tǒng)。全球嵌入式視覺(jué)開(kāi)發(fā)人員積極地為這款開(kāi)源庫(kù)開(kāi)發(fā)新的算法，目前已經(jīng)包含了2500多款使用C、C++、Java和Python語(yǔ)言編寫(xiě)的算法。庫(kù)中的算法具有各種不同的復(fù)雜程度，有的可執(zhí)行圖形濾波器等簡(jiǎn)單功能，有的則能執(zhí)行運(yùn)動(dòng)檢測(cè)等更高級(jí)的分析功能。賽靈思的視頻技術(shù)設(shè)計(jì)總監(jiān)Alvarez表示，這些OpenCV算法可用于微處理器和DSP等處理器的實(shí)現(xiàn)，支持Intel、ARM、Nvidia、MIPS/Imagination Technologies、TI等不同廠商的產(chǎn)品。由于Zynq-7000 All Programmable SoC采用ARM處理系統(tǒng)，因此用戶能在Zynq-7000 All Programmable SoC的處理器上實(shí)現(xiàn)這些采用C++語(yǔ)言編寫(xiě)的算法。

Alvarez指出，有了Vivado HLS，用戶可以用C或C++語(yǔ)言編寫(xiě)這些算法，將函數(shù)調(diào)用從OpenCV改為HLS，并使用Vivado HLS將這些算法綜合或編譯到RTL代碼，從而針對(duì)Zynq-7000 All Programmable SoC邏輯部分的實(shí)現(xiàn)進(jìn)行優(yōu)化。Vivado環(huán)境中提供OpenCV，能讓Smarter視覺(jué)架構(gòu)設(shè)計(jì)人員方便地比較設(shè)計(jì)方案中的給定算法到底是在處理器還是Zynq-7000 All Programmable SoC的FPGA邏輯部分運(yùn)行效率最佳。賽靈思開(kāi)源庫(kù)的推出可為客戶提供一個(gè)良好的設(shè)計(jì)開(kāi)端。就Vivado HLS而言，賽靈思已經(jīng)編譯了OpenCV庫(kù)中30多種最常用的嵌入式視覺(jué)算法。客戶可在系統(tǒng)級(jí)快速權(quán)衡處理器與邏輯，而且能立即在Zynq-7000 All Programmable SoC上運(yùn)行，確保給定應(yīng)用實(shí)現(xiàn)最佳的系統(tǒng)效果。

賽靈思及其聯(lián)盟成員還將積極從OpenCV庫(kù)持續(xù)進(jìn)行功能移植，每個(gè)季度都將向賽靈思不斷擴(kuò)展的用戶群提供新的功能。由于開(kāi)發(fā)人員能在幾乎任何商業(yè)處理器上運(yùn)行OpenCV庫(kù)，因此視覺(jué)設(shè)計(jì)人員能比較各種芯片器件上運(yùn)行的不同算法的性能，甚至明確性能基準(zhǔn)。賽靈思堅(jiān)信，廣大客戶必將發(fā)現(xiàn)Zynq All Programmable SoC的明顯優(yōu)勢(shì)。事實(shí)上，您也可在本演示中見(jiàn)證Zynq-7000 All Programmable SoC和賽靈思Smarter Vision技術(shù)的強(qiáng)大實(shí)力。賽靈思杰出工程師Kees Vissers在演示中將介紹如何使用OpenCV算法，并配合使用Vivado HLS快速在Zynq-7000 All Programmable SoC的FPGA邏輯部分實(shí)現(xiàn)這些算法，而相對(duì)于在ARM A4處理子系統(tǒng)中實(shí)現(xiàn)相同功能而言性能可提升50倍到100倍之多。

賽靈思的SMARTCore IP產(chǎn)品系列能充分滿足各種不同細(xì)分市場(chǎng)對(duì)于高級(jí)Smarter Vision系統(tǒng)的必要要求。

作為Smarter Vision計(jì)劃的一部分，賽靈思還推出了SmartCORE IP組合，以滿足各種細(xì)分市場(chǎng)的Smarter視覺(jué)設(shè)計(jì)要求，為新一代產(chǎn)品帶來(lái)Smarter視覺(jué)功能?？蛻裟芡ㄟ^(guò)使用賽靈思新推出的IP Integrator工具在其設(shè)計(jì)中快速實(shí)現(xiàn)SmartCORE IP組合的內(nèi)核以及OpenCV庫(kù)的算法。這款新工具是一種新型即插即用IP環(huán)境，能幫助用戶在原理圖環(huán)境中工作，或者如果需要的話也支持在命令行環(huán)境中工作。

Alvarez指出，自Vivado設(shè)計(jì)套件誕生后，賽靈思讓該套件的設(shè)計(jì)具有器件意識(shí)，這樣就能充分發(fā)揮每款器件的功能。Alvarez稱，有了IP Integrator，Vivado設(shè)計(jì)套件不僅具有器件意識(shí)，現(xiàn)在還具有目標(biāo)平臺(tái)意識(shí)，支持所有Zynq All Programmable SoC和7系列FPGA開(kāi)發(fā)板以及套件。具有目標(biāo)平臺(tái)意識(shí)，就意味著Vivado設(shè)計(jì)套件現(xiàn)在能配置和應(yīng)用特定開(kāi)發(fā)板的設(shè)計(jì)規(guī)則檢查，從而確保快速推出切實(shí)可行的系統(tǒng)。

舉例來(lái)說(shuō)，當(dāng)設(shè)計(jì)人員選擇賽靈思 Zynq-7000 SoC視頻及成像套件，并在IP Integrator中實(shí)例化Zynq-7000 All Programmable SoC處理系統(tǒng)時(shí)，Vivado設(shè)計(jì)套件則會(huì)用正確的外設(shè)、驅(qū)動(dòng)程序和存儲(chǔ)器映射對(duì)處理系統(tǒng)進(jìn)行預(yù)配置，從而為開(kāi)發(fā)板提供支持。嵌入式設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在能面向雙核ARM處理系統(tǒng)和高性能FPGA邏輯更迅速地識(shí)別、重用并集成IP軟/硬核。

用戶可通過(guò)一系列對(duì)話框指定處理系統(tǒng)及其邏輯之間的接口。IP Integrator隨后自動(dòng)生成RTL并針對(duì)性能或占用面積進(jìn)行優(yōu)化。接下來(lái)用戶能添加自己的定制邏輯，或用Vivado IP目錄完成設(shè)計(jì)。

我們非常高興看到賽靈思的客戶迄今為止使用賽靈思FPGA推出了那么多出色的Smarter Vision系統(tǒng)。賽靈思更加期待看到客戶使用Zynq-7000 All Programmable SoC和強(qiáng)大的Smarter Vision環(huán)境推出更出色的產(chǎn)品。鑒于過(guò)去大家已經(jīng)取得的出色成績(jī)，我們相信未來(lái)一定會(huì)更加美好!