高速數(shù)模轉換器TQ6124的原理與應用
4應用說明
雖然TQ6124使用簡單,對外部條件的要求也并不苛刻,而且調試方便。但在具體設計電路時,尤其 是在印刷電路板的布局布線上,一定要注意遵循一定的設計規(guī)則,否則其干擾可能會很大,嚴重時會導致輸出的模擬信號質量很差,且信噪比很低。因此,使用時應注意以下幾個方面問題:
(1)電源的去耦:一般在設計該電路時,模擬電源、數(shù)字電源、時鐘電源都要采用0.01μF的電容來對各自的地進行旁路去耦。去耦電容應盡量靠近芯片電源的輸入端,最好采用表面貼裝元件以減小引線帶來的干擾,且電容和芯片應在同一層面上,以減少寄生的電感和電容。
?。?)地的處理:模擬地、數(shù)字地和時鐘地應分別連接,這樣有助于消除數(shù)據(jù)和時鐘間的干擾,并應使用具有完整而獨立的地平面的多層電路板,以保證高速信號的完整性。各地平面之間的阻抗應盡可能小,兩兩之間的交流和直流壓差應低于0.3V。模擬地、時鐘地都應與數(shù)字地在電源輸入端單點連接,通常可采用磁珠連接或直接連接,以避免各地之間的干擾。
?。?)高速信號的端接:在高速數(shù)字系統(tǒng)中,傳輸線上阻抗不匹配會引起信號反射。減小和消除反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進行終端阻抗匹配,從而使源反射系數(shù)或負載反射系數(shù)接近于零。因此輸入的高速ECL時鐘和高速ECL數(shù)字信號在輸入芯片前一定要進行端接,以減小反射。
(4)散熱處理:由于TQ6124芯片的功耗較大,因此在設計電路時一定要加上散熱片,以保證芯片能夠正常工作。
?。?)高速數(shù)字信號線和時鐘線應盡量遠離模擬信號線,數(shù)字信號線的周圍應布數(shù)字地,同樣模擬信號線周圍應布模擬地,時鐘周圍布時鐘地,以此來避免各信號間的干擾。
(6)所有的信號線都應盡可能短,如果信號線太長,則線間的串擾就可能會較大。
此外,在芯片的應用過程中,還需特別注意的 是:由于芯片鎖存數(shù)據(jù)是在時鐘的下降沿進行的,其時鐘與數(shù)據(jù)的時序關系如圖4所示,因此,為了保證數(shù)據(jù)的正確性,數(shù)據(jù)的變化最好在時鐘上升沿完成,以確保芯片在采樣數(shù)據(jù)時有足夠的建立時間。

評論